未对准数据结合的制作方法
【专利摘要】本发明包含用于结合未对准数据的方法及系统。一种方法包含：接收与第一未对准数据部分相关联的第一写入命令；接收与第二未对准数据部分相关联的第二写入命令；及结合所述第一未对准数据部分与所述第二未对准数据部分，其中结合包含将所述第一未对准数据部分及所述第二未对准数据部分写入到存储器装置中的一页。
【专利说明】未对准数据结合
【技术领域】
[0001]本发明一股来说涉及半导体存储器装置及方法，且更特定来说，涉及用于结合未对准数据的方法及系统。
【背景技术】
[0002]存储器装置通常经提供为计算机或其它电子装置中的内部半导体集成电路及/或外部可装卸装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)及快闪存储器以及其它存储器。
[0003]存储器装置用作需要高存储器密度、高可靠性及低电力消耗的大范围电子应用的非易失性存储器。非易失性存储器可用于个人计算机、便携式存储器棒、固态驱动器(SSD)、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器及电影播放器)以及其它电子装置中。
[0004]存储器系统可从主机接收与将写入到所述存储器系统的一个或一个以上存储器装置的数据相关联的写入命令。存储器系统可以大于主机的数据传送大小的部分来写入数据。举例来说,主机的数据传送大小可为一扇区,例如512到528字节的数据。然而，存储器系统可以页将数据传送到存储器装置/从存储器装置传送数据，页可包含多个扇区，举例来说，例如4096字节的数据或更多。写入到存储器装置及/或从存储器装置读取的每一数据扇区可与特定逻辑地址相关联。
[0005]由于主机的数据传送大小可小于存储器装置的页大小，因此可发生可称为读取-修改-写入(RMW)操作的操作。举例来说，将小于页大小的数据量写入到存储器装置可包含从所述存储器装置读取整个数据页、用新数据更新所述页及接着将所述经更新页写回到所述存储器装置。执行读取-修改-写入操作可增加与存储器系统相关联的耗损，且可降低存储器系统的性能，以及其它缺点。作为一实例，如果与5个循序写入命令相关联地将对应于5个逻辑地址的数据写入到存储器装置，那么可执行5个单独读取-修改-写入过程以将数据写入到所述存储器装置。
【专利附图】
【附图说明】
[0006]图1图解说明根据本发明的一个或一个以上实施例与写入命令相关联的数据。
[0007]图2图解说明根据本发明的一个或一个以上实施例的结合识别数据结构。
[0008]图3A图解说明根据本发明的一个或一个以上实施例的读取结合数据结构。
[0009]图3B图解说明根据本发明的一个或一个以上实施例的写入结合数据结构。
[0010]图4是根据本发明的一个或一个以上实施例包含至少一个存储器系统的计算系统的功能框图。
【具体实施方式】[0011]本发明包含用于结合未对准数据的方法及系统。一种方法包含:接收与第一未对准数据部分相关联的第一写入命令，接收与第二未对准数据部分相关联的第二写入命令，及结合所述第一未对准数据部分与所述第二未对准数据部分，其中结合包含将所述第一未对准数据部分及所述第二未对准数据部分写入到存储器装置中的一页。
[0012]在本发明的以下详细描述中，参考形成本发明的一部分的附图，且在附图中以图解说明的方式展示可如何实践本发明的若干个实施例。充分详细地描述这些实施例以使得所属领域的技术人员能够实践本发明的所述实施例，且应理解，可利用其它实施例且可做出过程、电及/或结构改变，此并不背离本发明的范围。
[0013]如本文中所使用，“若干个”某事物可指代一个或一个以上此类事物。举例来说，若干个存储器装置可指代一个或一个以上存储器装置。另外，如本文中所使用的标示符“N”及“M”(特定来说关于图式中的参考编号)指示如此标示的若干个特定特征可包含于本发明的若干个实施例中。
[0014]本文中的图遵循编号惯例:其中第一数字或前几个数字对应于图式图编号，且剩余数字识别所述图式中的元件或组件。不同图之间的类似元件或组件可通过使用类似数字来识别。举例来说，在图1中100可指代参考元件“00”，且类似元件可在图2中指代为“200”。如将了解，可添加、交换及/或消除本文中的各种实施例中所展示的元件以便提供本发明的若干个额外实施例。另外，如将了解，图中所提供元件的比例及相对尺度打算图解说明本发明的实施例且不应以限制意义来理解。
[0015]图1图解说明根据本发明的一个或一个以上实施例与写入命令相关联的数据。举例来说，在此实例中，数据存储于可位于与控制器相关联的DRAM中的缓冲器102中。存储于缓冲器102中的数据可包含与从主机接收的写入命令相关联的数据、从存储器系统读取的数据及/或与结合数据结构(例如，树及/或表以及其它数据结构)相关联的数据。来自主机的写入命令可包含将写入到存储器装置的若干个数据部分(例如，扇区)。每个扇区可与一逻辑地址相关联且所述扇区可以逻辑页存储于缓冲器中。举例来说，每一逻辑页可包含若干个扇区,例如8个扇区。
[0016]在图1中所图解说明的实例中，与写入命令相关联的数据可包含第一未对准部分106-1、第二未对准部分106-2及经对准部分108。经对准部分108以全页增量开始及结束。在此实例中，经对准部分108在逻辑页104-1的开头处开始，完全填充逻辑页104-2、104-3、104-4及104-5，且在逻辑页104-6的结尾处结束。经对准部分108在页104-1到104-6中的每一者中包含8个扇区，且每一页中的8个扇区在逻辑页的开头及/或结尾处开始及/或结束。经对准部分108可被立即写入到存储器装置，而第一未对准部分106-1及/或第二未对准部分106-2保持在控制器中用于与关联于后续写入命令的数据的未对准部分结合。在此实例中，每一逻辑页104-0到104-7可存储与8个逻辑地址(LA)相关联的数据。举例来说，逻辑页104-0可存储与LA-O到LA-7相关联的数据，逻辑页104-1可存储与LA-8到LA-15相关联的数据，逻辑页104-2可存储与LA-16到LA-23相关联的数据，逻辑页104-3可存储与LA-24到LA-31相关联的数据，逻辑页104-4可存储与LA-32到LA-39相关联的数据，逻辑页104-5可存储与LA-40到LA-47相关联的数据，逻辑页104-6可存储与LA-48到LA-55相关联的数据，且逻辑页104-7可存储与LA-56到LA-63相关联的数据。
[0017]第一未对准部分106-1将存储于逻辑页104-0中，逻辑页104_0可存储与8个逻辑地址(例如，LA-O到LA-7)相关联的数据。在此实例中，第一未对准部分106-1包含对应于页104-0的LA-4到LA-7的4个扇区。第一未对准部分106-1的第一扇区在逻辑页104-0的LA-4处。未对准部分106-1包含在逻辑页104-0的LA_4、LA_5、LA-6及LA-7处的扇区。经对准部分108的第一扇区在页104-1的LA-8处对准。
[0018]第二未对准部分106-2将存储于逻辑页104-7中，逻辑页104_7可存储与8个逻辑地址(例如，LA-56到LA-63)相关联的数据。在此实例中，第二未对准部分106-2包含对应于页104-7的LA-56到LA-61的6个扇区。第二未对准部分106-2的第一扇区在逻辑页104-7的LA-56处。第二未对准部分106-2包含在逻辑页104-7的LA-56、LA-57、LA-58、LA-59、LA-60及LA-61处的扇区。经对准部分108的最后扇区在逻辑页104-6的LA-55处对准。
[0019]在一个或一个以上实施例中，可将第一未对准数据部分106-1及/或第二未对准数据部分106-2连同其它数据扇区一起写入到存储器装置中的相关联页，使得所述相关联页除第一未对准数据部分106-1及/或第二未对准数据部分106-2的那些数据扇区以外还包含写入数据扇区。在一个或一个以上实施例中，可将来自第一未对准数据部分106-1的数据与来自包含对应于与第一未对准数据部分106-1的逻辑地址相关联的相同数据页的逻辑地址的其它写入命令的数据结合。可将来自第二未对准数据部分106-2的数据与来自包含对应于与第二未对准数据部分106-2的逻辑地址相关联的相同数据页的逻辑地址的其它写入命令的数据结合。可将经结合的数据写入到存储器装置中的页，使得所述页为对准的，例如，数据在页的开头处开始及/或在页的结尾处结束。
[0020]图2图解说明根据本发明的一个或一个以上实施例的结合识别数据结构209。结合识别数据结构209是存储指代确定为与未对准数据部分及对应于其的逻辑页相关联的逻辑地址的指示符的数据结构。举例来说，结合识别数据结构209可存储指代图1中对应于逻辑页104-0的LA-4到LA-7及对应于逻辑页104-7的LA-56到LA-61的指示符。可将结合识别数据结构209存储于控制器的缓冲器(例如，图1中的缓冲器102)中。作为一实例，结合识别数据结构209中的指示符210-1可指代逻辑页104-0，其为与第一未对准数据部分106-1相关联的逻辑页。结合识别数据结构209中的指示符210-2可指代逻辑页104-7，其为与第二未对准数据部分106-2相关联的逻辑页。可读取存储器装置中的与对应于与写入命令的未对准部分(例如，图1中的第一未对准部分106-1及第二未对准部分106-2)相关联的逻辑页的逻辑地址相关联的数据并将其存储于缓冲器中。
[0021]在一个或一个以上实施例中，当与写入命令相关联的数据扇区未对准(例如，与具有不在逻辑页的开头处开始及/或不在逻辑页的结尾处完成的数据扇区的页相关联)时，可创建指代与未对准数据扇区相关联的逻辑地址及对应于那些逻辑地址的逻辑页的指示符。接着可将所创建的指示符与存在于结合识别数据结构(例如，209)中的也指代与未对准数据扇区相关联的逻辑地址及对应于那些逻辑地址的逻辑页的指示符进行比较。当所创建的指示符指代所述结合识别数据结构中的另一指示符也指代的逻辑页时，可结合用于未对准数据扇区的写入命令与用于与结合识别数据结构中的指示符相关联的数据的写入命令使得将用于每一写入命令的数据写入到存储器装置的共同页。
[0022]举例来说，控制器可接收与图1中的第一未对准部分106-1相关联的写入命令。可创建指代LA-4到LA-7(其为对应于第一未对准部分106-1的逻辑地址)及与LA-4到LA-7相关联的逻辑页104-0的指示符。可将所创建的指示符与图2中的结合识别数据结构209中的指示符210-1及210-2进行比较。指示符210-1可指代LA-1到LA-3，其为对应于与LA-1到LA-3相关联的逻辑页104-0的与由控制器接收的另一写入命令相关联的未对准部分的逻辑地址。可结合第一未对准部分106-1与关联于另一写入命令的未对准部分并将其写入到存储器装置中的共同页，因为针对第一未对准部分106-1创建的指示符及指示符210-1两者均指代逻辑页104-0，且来自另一写入命令的未对准部分的逻辑地址LA-1到LA-3与第一未对准部分106-1的LA-4到LA-7并不包含共同逻辑地址。结合与另一写入命令相关联的未对准数据部分与第一未对准部分106-1可包含将来自两个不同写入命令的对应于LA-O到LA-7的数据写入到存储器系统中的共同页。存储于存储器系统中的共同页中的与两个不同写入命令相关联的数据将为对准的，因为所述数据将在共同页的开头处开始且在共同页的结尾处结束。
[0023]在一个或一个以上实施例中，当与写入命令相关联的数据扇区未对准时，可创建指代与未对准数据扇区相关联的逻辑地址及对应于那些逻辑地址的逻辑页的指示符。接着可将所创建的指示符与存在于结合识别数据结构中的也指代与未对准数据扇区相关联的逻辑地址及对应于那些逻辑地址的逻辑页的指示符进行比较。当所创建的指示符指代未由结合识别数据结构中已存在的另一指示符指代的逻辑页时，可将所创建的指示符放置于所述结合识别数据结构中以与指代与来自由控制器接收的其它写入命令的未对准数据扇区相关联的逻辑地址及对应于那些逻辑地址的逻辑页的其它指示符进行比较。
[0024]举例来说，控制器可接收与图1中的第一未对准部分106-1相关联的写入命令。可创建指代LA-4到LA-7 (其为对应于第一未对准部分106-1的逻辑地址)及与LA-4到LA-7相关联的逻辑页104-0的指示符。可将所创建的指示符与图2中的结合识别数据结构209中的指示符进行比较。所创建的指示符指代未由结合识别数据结构中的另一指示符指代的逻辑页104-0。因此，可将所创建的指示符放置于结合识别数据结构中作为指示符210-1。指示符210-1可指代LA-4到LA-7(其为对应于第一未对准部分106-1的逻辑地址)及与LA-4到LA-7相关联的逻辑页104-0。可将指示符210-1与指代逻辑页104-0的第二指示符进行比较。可响应于与对应于逻辑地址LA-O到LA-3的未对准数据相关联的写入命令而创建指代逻辑页104-0的第二指示符。可结合第一未对准部分106-1与关联于具有对应于逻辑地址LA-O到LA-3的未对准数据的写入命令的未对准数据并将其写入到存储器装置中的共同页，因为所述指示符指代逻辑页104-0，且由第二指示符指代的针对来自写入命令的未对准数据的逻辑地址LA-1到LA-3与由指示符210-1指代的逻辑地址LA-4到LA-7并不包含共同逻辑地址。结合来自具有对应于逻辑地址LA-O到LA-3的未对准数据的写入命令的未对准数据与第一未对准部分106-1可包含将与两个不同写入命令相关联的对应于LA-O到LA-7的数据写入到存储器系统中的共同页。存储于存储器系统中的共同页中的与两个不同写入命令相关联的数据将为对准的，因为所述数据将在共同页的开头处开始且在共同页的结尾处结束。
[0025]当与写入命令相关联的数据扇区未对准时，可将指代与所述未对准数据扇区相关联的逻辑地址及对应于那些逻辑地址的逻辑页的指示符与结合识别数据结构中的其它指示符进行比较。如果指代对应于与未对准扇区相关联的逻辑地址的逻辑页的指示符不存在于结合识别数据结构中，那么可将所述指示符放置于所述结合识别数据结构中。可将所述指示符与指代与其它未对准数据部分相关联的逻辑地址及其相关联逻辑页的其它传入指示符进行比较。如果所述指示符与其它传入指示符指代不同但与共同逻辑页相关联的逻辑地址，那么可结合与具有指代所述共同逻辑页的指示符的写入命令相关联的未对准数据扇区，使得在单个(例如，一个)写入操作中将用于每一写入命令的数据写入到存储器装置中的共同页。
[0026]可存储结合识别数据结构中的指示符且当控制器正处理写入命令时将其与指代与未对准数据扇区相关联的逻辑地址的其它指示符进行比较。一旦将与写入命令相关联的未对准数据写入到存储器装置，便擦除结合识别数据结构中的指代与未对准数据相关联的逻辑地址的指示符。结合识别数据结构可接受指代与由控制器接收的后续写入命令中的未对准数据相关联的逻辑地址的指示符。
[0027]在一个或一个以上实施例中，控制器可接收与对应于逻辑页O的关联于LA-O的第一未对准数据部分相关联的第一命令。可创建与第一未对准数据部分相关联的指代LA-O及逻辑页O的第一指示符并将其放置于结合识别数据结构中。控制器可接收与关联于对应于逻辑页O的LA-1的第二未对准数据部分相关联的第二命令。可创建与第二未对准数据部分相关联、指代LA-1及逻辑页O的第二指示符并将其放置于结合识别数据结构中。控制器可接收与对应于逻辑页O的关联于LA-2的第三未对准数据部分相关联的第三命令。可创建与第三未对准数据部分相关联的指代LA-2及逻辑页O的第三指示符并将其放置于结合识别数据结构中。控制器可接收与对应于逻辑页O的关联于LA-3的第四未对准数据部分相关联的第四命令。可创建与第四未对准数据部分相关联的指代LA-3及逻辑页O的第四指示符并将其放置于结合识别数据结构中。控制器可接收与对应于逻辑页O的关联于LA-4的第五未对准数据部分相关联的第五命令。可创建与第五未对准数据部分相关联的指代LA-4及逻辑页O的第五指示符并将其放置于结合识别数据结构中。
[0028]可将所述第一指示符、所述第二指示符、所述第三指示符、所述第四指示符及所述第五指示符进行比较。可做出所述第一指示符、所述第二指示符、所述第三指示符、所述第四指示符及所述第五指示符各自指代逻辑页O且不指代共同逻辑地址的确定。因此，可结合第一未对准数据部分、第二未对准数据部分、第三未对准数据部分、第四未对准数据部分及第五未对准数据部分并在单个写入操作中将其写入到共同页，从而避免必须针对所述命令中的每一者执行读取-修改-写入操作。
[0029]图3A图解说明根据本发明的一个或一个以上实施例的读取结合数据结构311。读取结合数据结构300包含指示与数据扇区相关联的逻辑地址(LA)的第一列312、包含缓冲器中的数据扇区的开始地址的第二列314、包含缓冲器中的数据扇区的结束地址的第三列316及包含对逻辑地址的指针的第四列318。列318中的指针可指向读取结合数据结构中的下一逻辑地址。读取结合数据结构可存储用于由结合识别数据结构中的指示符识别的逻辑页的LA、开始地址、结束地址及对逻辑地址的指针的条目。读取结合数据结构可包含对应于在写入命令中接收的对应于由结合识别数据结构中的指示符识别的逻辑页的数据以及从存储器装置读取的对应于由所述结合识别数据结构中的指示符识别的逻辑页的数据的未校准部分的LA、开始地址、结束地址及指针的条目。
[0030]在图3A中所展示的实例中，读取结合数据结构中的每一行包含若干个条目。每一条目对应于存储于缓冲器中的数据扇区。举例来说，条目315-0对应于与逻辑地址LA-0、开始地址SA-0、结束地址EA-O及指针P-O相关联的数据。条目315-1对应于与逻辑地址LA-1、开始地址SA-1、结束地址EA-1及指针P-1相关联的数据。条目315-2对应于与逻辑地址LA-2、开始地址SA-2、结束地址EA-2及指针P-2相关联的数据。条目315-3对应于与逻辑地址LA-3、开始地址SA-3、结束地址EA-3及指针P-3相关联的数据。条目315-4对应于与逻辑地址LA-4、开始地址SA-4、结束地址EA-4及指针P-4相关联的数据。条目315-5对应于与逻辑地址LA-5、开始地址SA-5、结束地址EA-5及指针P-5相关联的数据。条目315-6对应于与逻辑地址LA-6、开始地址SA-6、结束地址EA-6及指针P-6相关联的数据。条目315-7对应于与逻辑地址LA-7、开始地址SA-7、结束地址EA-7及指针P-7相关联的数据。
[0031 ] 在一个或一个以上实施例中，未对准数据扇区可与对应于逻辑页的若干个逻辑地址相关联。当控制器接收与对应于逻辑页的未对准数据扇区相关联的写入命令时，可从存储器装置读取来自所述存储器装置的与对应于所述逻辑页的逻辑地址相关联的数据且可将其存储于控制器中的缓冲器中。可将对应于从存储器装置读取的数据的逻辑地址、开始地址、结束地址及指针存储于读取结合数据结构中。
[0032]举例来说，控制器可接收与图1中的第一未对准部分106-1相关联的写入命令。第一未对准部分106-1与LA-4到LA-7相关联。LA-4到LA-7对应于与LA-O到LA-7相关联的逻辑页104-0。来自存储器装置的与LA-O到LA-7相关联的数据可由控制器读取并存储于控制器的缓冲器中，且可将指示符存储于结合识别数据结构中以识别逻辑页104-0对应于第一未对准部分106-1。与LA-O到LA-7相关联的每一数据扇区可具有在读取结合数据结构311中的条目，其中条目315-0、315-1、315-2及315-3对应于从存储器装置读取且存储于控制器的缓冲器中的数据，且条目315-4、315-5、315-6及315-7对应于第一未对准部分106-1。读取结合数据结构311中的条目可与由存储于结合识别数据结构中的指示符指示的逻辑页相关联。举例来说，读取结合数据结构311中的条目315-0包含针对从存储器装置读取并存储于缓冲器中的第一数据扇区的:逻辑地址LA-O ;缓冲器中的开始地址SA-O ；缓冲器中的结束地址EA-O ;及对下一条目的指针P-0。
[0033]在一个或一个以上实施例中，当结合来自写入命令的具有指代共同逻辑页的指示符的未对准数据扇区时可使用读取结合数据结构311中的条目315-0、315-1、315-2、315-3、315-4、315-5、315-6 及 315-7。读取结合数据结构 311 中的条目 315-0、315-1、315-2、315-3、315-4、315-5、315-6及315-7对应于与可由图2中的结合识别数据结构中的指示符210-1识别的逻辑页104-0相关联的数据。当第一未对准部分106-1将与对应于逻辑页104-0的另一未对准部分结合时，可使用条目315-4、315-5、315-6及/或315-7来填入图3B中的写入结合数据结构313，此将在下文中进一步详细描述。
[0034]图3B图解说明根据本发明的一个或一个以上实施例的写入结合数据结构313。第一列312指示与数据扇区相关联的逻辑地址(LA)。第二列314包含缓冲器中的数据扇区的开始地址。第三列316包含缓冲器中的数据扇区的结束地址。第四列318包含对逻辑地址的指针。指针可指向写入结合数据结构中的下一逻辑地址。写入结合数据结构313中的条目可与关联于两个或两个以上写入命令的未对准数据扇区相关联，所述两个或两个以上写入命令对应于由结合识别数据结构中的一个或一个以上指示符识别的共同逻辑地址。写入结合数据结构313中的条目可在经结合的数据扇区写入到存储器装置时识别及定位所述数据扇区。
[0035]在图3B中所展示的实例中，写入结合数据结构中的每一行包含若干个条目。每一条目对应于存储于缓冲器中的数据扇区。条目319-0对应于与逻辑地址LA-Ο、开始地址SA-0、结束地址EA-O及指针P-O相关联的数据。条目319-1对应于与逻辑地址LA-1、开始地址SA-1、结束地址EA-1及指针P-1相关联的数据。条目319-2对应于与逻辑地址LA-2、开始地址SA-2、结束地址EA-2及指针P-2相关联的数据。条目319-3对应于与逻辑地址LA-3、开始地址SA-3、结束地址EA-3及指针P-3相关联的数据。条目319-4对应于与逻辑地址LA-4、开始地址SA-4、结束地址EA-4及指针P-4相关联的数据。条目319-5对应于与逻辑地址LA-5、开始地址SA-5、结束地址EA-5及指针P-5相关联的数据。条目319-6对应于与逻辑地址LA-6、开始地址SA-6、结束地址EA-6及指针P-6相关联的数据。条目319-7对应于与逻辑地址LA-7、开始地址SA-7、结束地址EA-7及指针P-7相关联的数据。
[0036]在一个或一个以上实施例中，当由控制器接收的写入命令及/或结合识别数据结构中的指示符指代所述结合识别数据结构中的另一指示符也指代的逻辑页时，可使用与将在一个页上结合的未对准数据扇区相关的信息填入写入结合数据结构313中的条目。
[0037]举例来说，控制器可接收包含未对准数据部分的写入命令。未对准数据部分可与LA-O到LA-3相关联，对应于逻辑页O。指示符(例如图2中的指示符210-1)可存在于结合识别数据结构中且指代对应于逻辑页O的与LA-4到LA-7相关联的第一未对准数据部分(例如图1中的第一未对准数据部分106-1)。与LA-O到LA-3相关联的未对准数据部分及与LA-4到LA-7相关联的第一未对准数据部分由于其不共享共同逻辑地址且对应于相同逻辑页(例如，逻辑页O)而能够被结合。将对应于未对准数据部分的条目319-0、319-1、319-2及319-3键入到写入结合数据结构313中以与第一未对准数据部分结合。将来自读取结合数据结构311的条目315-4、315-5、315-6及315-7拷贝到写入结合数据结构313作为条目319-4、319-51、319-6 及 319-7。条目 315-4、315_5、315_6 及 315-7 存在于读取结合数据结构中是因为其与已由控制器接收且具有识别对应于第一未对准数据部分的逻辑页的指示符的第一未对准数据部分(例如，图1中的第一未对准数据部分106-1)相关联。基于与第一未对准部分(例如，图1中的第一未对准数据部分106-1)相关联的逻辑地址、开始地址、结束地址及指针，分别用LA-4到LA-7`、SA-4到SA-7、EA-4到EA-7及P-4到P-7填入条目319-4、319-5、319-6 及 319-7。
[0038]当结合与写入命令相关联的具有指代共同逻辑页的指示符的未对准数据扇区时，控制器可使用写入结合数据结构313中的条目319-0、319-1、319-2、319-3、319-4、319-5、319-6 及 319-7。控制器可使用条目 319-0、319-1、319-2、319-3、319-4、319-5、319_6 及319-7来定位未对准数据扇区，结合未对准数据扇区及将经结合数据扇区写入到存储器装置中的一页。
[0039]图4是根据本发明的一个或一个以上实施例包含至少一个存储器系统444的计算系统400的功能框图。在图4中所图解说明的实施例中，存储器系统444包含经由总线450耦合的控制器403及一个或一个以上存储器装置430-1、…、430-N。在此实例中，控制器403在一个或一个以上存储器装置430-1、…、430-N外部。存储器装置430-1、…、430-N可提供用于存储器系统的存储卷。控制器403可包含硬件、固件及/或软件。在一个或一个以上实施例中，控制器403可为耦合到包含物理接口及存储器装置430-1、…、430-N的印刷电路板的专用集成电路(ASIC)。控制器403可包含缓冲器402。缓冲器402可为例如图1的缓冲器102的缓冲器，且用以存储结合识别数据结构409、读取结合数据结构411、写入结合数据结构413、与从主机接收的命令相关联的数据及从存储器装置430-1、…、430-N读取的数据。结合识别数据结构409可为例如图2中的结合识别数据结构209的结合识别数据结构。读取结合数据结构411可为例如图3A中的读取结合数据结构311的读取结合数据结构。写入结合数据结构413可为例如图3B中的写入结合数据结构313的写入结合数据结构。
[0040]如图4中所图解说明，主机440可耦合到存储器系统444。主机440可为膝上型计算机、个人计算机、数码相机、数字记录与播放装置、移动电话、PDA、存储器卡读取器、接口集线器以及其它主机系统，且可包含存储器存取装置(例如，处理器)。
[0041]在一个或一个以上实施例中，物理主机接口 446可呈标准化接口的形式。举例来说，当存储器系统444用于计算系统400中的数据存储时，物理主机接口 446可为串行高级技术附接(SATA)、高速外围组件互连(PCIe)或通用串行总线(USB)以及其它连接器及接口。然而，一股来说，物理主机接口 446可提供用于在存储器系统444与具有用于物理主机接口的兼容接纳器的主机440之间传递控制、地址、数据及其它信号的接口。
[0042]控制器403可与存储器装置430-1、…、430-N通信以读取、写入及擦除数据，以及进行其它操作。也就是说，控制器403可将从主机440接收的命令转译成适当命令以实现对存储器装置430-1、…、430-N的所要存取。控制器403可经配置以执行本文中所描述的一个或一个以上实施例。
[0043]存储器装置430-1、…、430-N可包含一个或一个以上存储器单元阵列420-1、420-2、420-M，例如，非易失性存储器单元。举例来说，阵列420-1、420-2、420_Μ可为具有NAND架构的快闪阵列。实施例不限于特定类型的存储器装置。
[0044]图4的实施例可包含为不使本发明的实施例模糊而未加以图解说明的额外电路。举例来说，存储器系统444可包含地址电路以锁存通过I/O电路经由I/O连接提供的地址信号。地址信号可由行解码器及列解码器接收及解码以存取存储器装置430-1、…、430-N。
[0045]益论
[0046]本发明包含用于结合未对准数据的方法及系统。一种方法包含:接收与第一未对准数据部分相关联的第一写入命令，接收与第二未对准数据部分相关联的第二写入命令，及结合所述第一未对准数据部分与所述第二未对准数据部分，其中结合包含将所述第一未对准数据部分及所述第二未对准数据部分写入到存储器装置中的一页。
[0047]尽管本文中已图解说明及描述了特定实施例，但所属领域的技术人员将了解，可用旨在实现相同结果的布置来替代所展示的特定实施例。本发明打算涵盖本发明的若干个实施例的变更或变化。应理解，已以说明性方式而非约束性方式做出以上描述。在审阅以上描述时，所属领域的技术人员将明了以上实施例的组合及在本文中未具体描述的其它实施例。本发明的若干个实施例的范围包含其中使用以上结构及方法的其它应用。因此，应参考所附权利要求书连同此权利要求书所授权的全部等效内容范围来确定本发明的若干个实施例的范围。
[0048]在前文详细描述中，出于简化本发明的目的而将一些特征一同集合于单个实施例中。不应将本发明的此方法视为反映本发明所揭示的实施例必须使用比明确陈述于每一权利要求中的特征更多的特征的意图。而是，如所附权利要求书所反映，发明性标的物在于少于单个所揭示实施例的所有特征。因此，所附权利要求书特此并入到详细描述中，其中每一权利要求独立地作为单独实施例。
【权利要求】
1.一种用于未对准数据结合的方法，其包括: 接收与第一未对准数据部分相关联的第一写入命令； 接收与第二未对准数据部分相关联的第二写入命令；及 结合所述第一未对准数据部分与所述第二未对准数据部分，其中结合包含将所述第一未对准数据部分及所述第二未对准数据部分写入到存储器装置中的一页。
2.根据权利要求1所述的方法，其中所述第一未对准数据部分及所述第二未对准数据部分与关联于所述页的逻辑地址相关联。
3.根据权利要求1所述的方法，其中所述方法包含创建所述页与所述第一未对准数据部分相关联的指示符。
4.根据权利要求3所述的方法，其中所述方法进一步包含响应于至少所述页与所述第二数据部分相关联且所述指示符指示所述页与所述第一未对准数据部分相关联而结合所述第一未对准数据部分与所述第二未对准数据部分。
5.根据权利要求1到4中任一权利要求所述的方法，其中所述方法包含将所述第一未对准数据部分及所述第二未对准数据部分存储于缓冲器中。
6.根据权利要求1到4中任一权利要求所述的方法，其中所述方法包含将与所述第一未对准数据部分及所述第二未对准数据部分相关联的逻辑地址存储于结合数据结构中。
7.根据权利要求6所述的方法，其中所述方法包含将对所述第一未对准数据部分及所述第二未对准数据部分的指 针存储于所述结合数据结构中。
8.一种用于未对准数据结合的方法，其包括: 接收与未对准数据部分相关联的写入命令； 及 创建指代对应于与所述未对准数据部分相关联的逻辑地址的逻辑页的指示符。
9.根据权利要求8所述的方法，其中所述方法包含将所述指示符与指代对应于后续写入命令中的未对准数据部分的逻辑页的另一指示符进行比较。
10.根据权利要求9所述的方法，其中所述方法包含响应于所述未对准部分与所述逻辑页相关联而结合所述未对准部分。
11.根据权利要求9所述的方法，其中所述方法包含响应于至少所述指示符指代所述逻辑页而结合所述未对准部分。
12.根据权利要求9到11中任一权利要求所述的方法，其中所述方法包含将来自存储器装置的数据的逻辑地址写入于读取结合数据结构中以结合所述未对准部分，其中所述逻辑地址与对应于所述未对准数据部分的所述逻辑页相关联。
13.根据权利要求9到11中任一权利要求所述的方法，其中所述方法包含将与所述写入命令相关联的所述未对准数据部分及所述后续写入命令中的所述未对准数据部分的逻辑地址写入于写入结合数据结构中以结合所述未对准部分。
14.一种用于未对准数据结合的方法，其包括: 接收与第一未对准数据部分相关联的第一写入命令； 确定对应于与所述第一未对准数据部分相关联的逻辑地址的逻辑页是由与关联于第二写入命令的第二未对准数据部分相关联的指示符指代的逻辑页；及 结合所述第一未对准数据部分与所述第二未对准数据部分。
15.根据权利要求14所述的方法，其中所述方法包含在接收所述第二写入命令之后接收所述第一写入命令。
16.根据权利要求14到15中任一权利要求所述的方法，其中结合所述第一未对准数据部分与所述第二未对准数据部分包含在单个写入操作中将所述第一未对准数据部分及所述第二未对准数据部分写入到存储器装置。
17.—种系统,其包括: 存储器单元阵列；及 控制器，其可操作地耦合到所述阵列且经配置以: 接收与第一未对准数据部分相关联的第一写入命令； 接收与第二未对准数据部分相关联的第二写入命令；及 结合所述第一未对准数据部分与所述第二未对准数据部分。
18.根据权利要求17所述的系统，其中所述控制器经配置以在单个写入操作中将所述第一未对准数据部分及所述第二未对准数据部分写入到所述阵列。
19.根据权利要求17所述的系统，其中所述控制器经配置以响应于与所述第一未对准数据部分及所述第二未对准数据部分相关联的逻辑地址对应于共同逻辑页且所述逻辑地址并非共同的而结合所述第一未对准数据部分与所述第二未对准数据部分。
20.根据权利要求19所述的系统，其中所述控制器经配置以将与所述第一未对准数据部分相关联的逻辑地址存储于读取结合数据结构中。
21.根据权利要求19所述的系统，其中所述控制器经配置以将与所述第一未对准数据部分及所述第二未对准数据部分相关联的逻辑地址存储于写入结合数据结构中。
22.根据权利要求17到21中任一权利要求所述的系统，其中所述控制器经配置以创建指代对应于与所述第一未对准数据部分相关联的逻辑地址的逻辑页的指示符。
23.根据权利要求17到21中任一权利要求所述的系统，其中所述控制器进一步包括经配置以存储所述第一未对准数据部分及所述第二未对准数据部分的缓冲器。
24.根据权利要求23所述的系统，其中所述缓冲器包含动态随机存取存储器DRAM存储器单元。
25.—种系统,其包括: 存储器单元阵列 '及 控制器，其可操作地耦合到所述阵列且经配置以: 接收与第一未对准数据部分相关联的第一写入命令； 确定对应于与所述第一未对准数据部分相关联的逻辑地址的逻辑页是由与关联于第二写入命令的第二未对准数据部分相关联的指示符指代的逻辑页；及结合所述第一未对准数据部分与所述第二未对准数据部分。
26.根据权利要求25所述的系统，其中所述控制经配置以在单个写入操作中将所述第一未对准数据部分及所述第二未对准数据部分结合到所述存储器单元阵列。
27.根据权利要求25到26中任一权利要求所述的系统，其中所述控制器进一步经配置以确定对应于与所述第一未对准数据部分相关联的所述逻辑地址的所述逻辑页是否为由与关联于第三写入命令的第三未对准数据部分相关联的指示符指代的逻辑页。
28.根据权利要求27所述的系统，其中所述控制器进一步经配置以响应于至少确定对应于与所述第一未对准数据部分相关联的所述逻辑地址的所述逻辑页是由与所述第三未对准数据部分相关联的所述指示符指代的所述逻辑页而结合所述第一未对准数据部分、所述第二未对准数据部分及所述第三未对准数据部分。
29.根据权利要求28所述的系统，其中控制器经配置以结合所述第一、第二及第三未对准数据部分包括所述控制器经配置以将所述第一未对准数据部分、所述第二未对准数据部分及所述第三未对准数据部分写入到所述存储器单元阵列中的一页。
30.一种系统,其包括: 存储器单元阵列 '及 控制器，其具有缓冲器且可操作地耦合到所述阵列，且所述控制器经配置以: 接收与第一未对准数据部分相关联的写入命令； 将指代对应于与所述第一未对准数据部分相关联的逻辑地址的逻辑页的指示符存储于所述缓冲器中 '及 响应于至少对应于与关联于后续写入命令的第二未对准数据部分相关联的逻辑地址的逻辑页是由所述指示符指代的对应于所述第一未对准数据部分的所述逻辑页而结合所述第一未对准数据部分与所述第二未对准数据部分。
【文档编号】G06F3/06GK103733183SQ201280039444
【公开日】2014年4月16日 申请日期:2012年6月25日 优先权日:2011年7月1日
【发明者】戴维·A·帕尔默 申请人:美光科技公司