用于监控随机发生器的输出的方法

用于监控随机发生器的输出的方法
【专利摘要】本发明涉及用于监控随机发生器的输出的方法。介绍了一种用于监控随机发生器（10）的输出的方法和装置，其中在采样点（22，24，26）上的在时间上相继的采样值彼此进行比较，以便识别出所述采样值彼此间的关系。
【专利说明】用于监控随机发生器的输出的方法
【技术领域】
[0001]本发明涉及一种用于监控随机发生器的输出的方法和装置。
【背景技术】
[0002]对于许多应用都需要被称作随机元件的结果的随机数。为了产生随机数采用所谓的随机发生器。随机发生器是提供随机数序列的方法。随机数的决定性准则是生成的结果是否能被视为与以前结果无关。
[0003]例如，对于加密方法需要随机数。例如使用随机数来生成加密方法的密钥。对这种密钥提出了关于随机特性的高要求。因此，伪随机数发生器(pseudo random numbergenerators PRNG,例如通过 LFRS (linear feedback shift register (线性反馈移位寄存器))来表示)并不适于此目的。只有真随机数的发生器或TRNG (true random numbergenerator)满足所提出的要求。在该真随机数发生器的情况下，自然地利用噪声过程，以便获得不可预测的结果。常见的是如下噪声发生器:所述噪声发生器利用电阻或者半导体的热噪声或势垒上(例如Pn结上)的散粒噪声。另一可能性是利用同位素的放射性衰变。
[0004]“常规的”方法使用模拟元件、譬如电阻作为噪声源，而近年来常常采用数字元件、譬如反相器。这些元件具有电路布局方面低开销的优点，因为这些元件作为标准元件存在。
[0005]例如，公知的是采用环形振荡器，所述环形振荡器是电子振荡器电路。在所述环形振荡器的情况下，奇数数目的反相器被联接成一个环，由此形成具有固有频率的振荡。固有频率在此与该环中的反相器的数目、反相器的特性、联接的条件(即线路电容)、工作电压和温度有关。通过反相器的噪声形成相对于理想的振荡器频率的随机相移，其被用作TRNG的随机过程。要注意的是，环形振荡器独立地振荡并且不需要外部部件、譬如电容器或者线圈。
[0006]利用随机中的问题通过如下方式形成:环形振荡器必须尽可能在所期望的理想边沿附近被采样，由此获得随机的采样值。为此，在Bock，H.、Bucci, Μ.、Luzzi, R.的公开文献:An Offset-compensated OsciIlator-based Random Bit Source for SecurityApplications (CHES 2005年)中表明了一种可能性:如何通过采样时刻的被调节的移位而始终在振荡器边沿附近进行采样。
[0007]由出版文献EP I 686 458 BI公知一种用于借助环形振荡器来产生随机数的方法，其中提供第一信号和第二信号，其中第一信号通过第二信号以被触发的方式被采样。在所描述的方法中，对环形振荡器进行多次采样，其中始终仅仅利用不可逆的延迟、即偶数数目的反相器作为延迟元件。在此，振荡器环从起点开始总是在偶数数目的反相器之后同时或者相互延迟地被采样。由此，可以省去采样时刻的移位；代之以分析多次的采样信号。
[0008]另一可能性在于使用多个环形振荡器，如例如在Sunar，B.等人的公开文献:AProveable Secure True Random Number Generator with Built In Tolerance to ActiveAttacksC IEEE Trans, on Computers，2007年I月)中被阐述的那样。在这种情况下，不同环形振荡器的多个釆样值彼此链接并且被分析。当满足实现方案中的相对应的前提时，以这种方式可以实现良好的随机值。可惜，所需的XOR逻辑运算不能以所要求的高频率工作，并且多次的环形振荡器由于在芯片上的衬底耦合而并非彼此无关，这些环形振荡器可能在频率方面互相关联，这也许是无害的，但是也在相位方面互相关联，由此也许并不能实现所产生的随机数的所期望的品质。
[0009]能确定的是，根据现有技术的公知电路的开销非常高。或者必须使用用于使采样时刻移位的结构，该结构此外还可能易受攻击并且使所生成的位彼此相关，或者必须并行处理非常多的采样值；必要时还需要附加的延迟元件。此外，需要附加的缓慢的环形振荡器。
[0010]在任何情况下都重要的是，监控随机发生器的输出，以便能够确定随机发生器实际上是否提供随机的输出值。

【发明内容】

[0011]在该背景下，介绍了一种具有权利要求1的特征的方法和一种根据权利要求13所述的装置。扩展方案由从属权利要求和说明书得到。
[0012]所介绍的方法能够实现监控随机发生器的输出。在此，在至少两个采样点上的在时间上相继的采样值彼此进行比较。以这种方式可能识别出这些采样值彼此间的关系。以这种方式识别出采样值(如果存在)彼此间的关系。
[0013]该方法可以结合如下随机发生器来实现:该随机发生器利用唯一的环形振荡器来生成随机数。在该情况下可以省去如例如由现有技术公知的用于进行采样的缓慢的环形振荡器。此外，不需要附加的延迟(Delay)元件。
[0014]相继的采样值可以彼此进行比较，以便识别出这些采样值彼此间的关系。在此尤其是，当两个直接接连被检测到的采样值相等时(这意味着所有、例如3个位具有相同的值)，可能输出警告。这不一定意味着存在错误。只有在超过确定数目的警告时才假定有错误。但是如果两个相继的采样值并不相等，则计数器被复位，该计数器存储多个警报。在另一扩展方案中，不是直接相继的采样值、而是在分别固定数目η个采样之后的采样值被彼此进行比较。为此，采样值例如被存储在特定的存储器(例如FIFO (先进先出(first infirst out)))中，所述特定的存储器具有深度n并且分别在n个存储过程之后输出经过η次采样的值。由此也可以识别出在采样时钟(Abtasttakt)的频率与振荡器频率之间的相关，这些相关并不通过彼此间的整数除数比(Teilerverhaeltnis)来确定。
[0015]此外，所介绍的方法还能够实现在线错误识别，并且如果环形振荡器不活动或者与采样频率的时钟互相关联，则生成警告。利用警告的监控可以在确定数目的警告之后主动地影响振荡器的频率和/或也在其他数目的警告之后输出错误报告。
[0016]为了进行监控，在采样点上的在采样时刻的值可以与至少一个预给定的模式、例如(0，0，0)或者(1，1，1)进行比较。在识别预给定的模式时，可以产生第一警告信号。可替换地或补充地，在两个在不同时刻所存储的采样值之间有预给定的关系时可以产生和输出第二警告信号。所述第二警告信号的激活可以在计数器中被计数。在达到至少一个阈值时接着可以触发不同的动作。随着这些动作，例如环形振荡器的频率可以改变。
[0017]用于执行该方法的装置包括能够实现相继的采样值的比较的装置、譬如比较器。
[0018]随机发生器在扩展方案中包括环形振荡器，该环形振荡器包括多个进行反相的元件的反馈串联电路并且该环形振荡器以第一频率来振荡。在此，与采样信号同步地采样。采样信号的频率可以根据如下另一信号来产生:所述另一信号以第二频率振荡或者由系统时钟导出，即由用于例如在芯片上的另外的开关元件的时钟导出。环形振荡器的进行反相的元件中的至少两个的输出被存储为多位(Mehrfachbit)采样值。不同采样时刻的多位采样值中的至少两个被存储。根据瞬时多位采样值与其他的所存储的多位采样值的比较生成第一输出信号，该第一输出信号在分析电路中被分析。
[0019]环形振荡器可以具有奇数数目的进行反相的元件，其中在至少两个采样点上分接(abgreifen)采样值并且存储至少两个采样点、通常在至少两个采样时刻的采样值。
[0020]可设置的是，当两个多位采样值相同时，生成第一输出信号。此外还可以设置的是，分析电路是计数器，其中该计数器在第一输出信号每次活动时、即当输出信号的在确定的预给定时刻的值为“高”时被增加，而该计数器在第一输出信号每次不活动时、即当输出信号的值在所述的确定的预给定时刻为“低”时被复位到值0，而且根据计数器的一个或多个状态值产生如下输出信号:所述输出信号对环形振荡器的频率发生影响或者显示错误。
[0021]此外，当至少一个多位采样值对应于至少一个预给定的位模式时，可以显示第二输出信号上的错误。
【专利附图】

【附图说明】
[0022]本发明的其他优点和扩展方案由以下说明书和所附的附图得到。
[0023]应理解的是，前面列出的和下面还要阐述的特征不仅可以以分别说明的组合而且可以以其他组合或者可以单独地被应用，而不离开本发明的范围。
[0024]图1示出了随机发生器的一种实施方案。
[0025]图2示出了错误识别的一种可能性。
[0026]图3示出了错误识别的另一种可能性。
[0027]图4示出了事件计数器。
[0028]图5示出了带有供电装置(Versorgung)的环形振荡器。
[0029]图6示出了分频器。
[0030]图7示出了用于执行所描述的方法的另一装置。
[0031]图8示出了采样时钟的变化过程。
【具体实施方式】
[0032]依据附图中的实施例示意性地示出了本发明，并且以下参照附图详细地描述本发明。
[0033]图1示出了随机发生器的一种实施方案，该随机发生器总体上用参考数字10来标明。该随机发生器10包括环形振荡器12，该环形振荡器12具有NAND环节14和八个反相器18并且因此具有九个进行反相的元件。由此，环形振荡器12拥有奇数数目的进行反相的元件。
[0034]环形振荡器12可以以第一输入20来起动和停止。此外，该图示示出了第一采样点22、第二采样点24和第三采样点26。采样率通过第二输入28来预给定。这意味着，从第一采样点22开始总是在奇数数目的进行反相的元件之后进行采样。第一采样点22利用第一触发器30来采样，得到采样值sO。第二采样点24利用第二触发器32来采样，得到采样值Si。第三采样点26利用第三触发器34来采样，得到采样值s2。第一触发器30关联有另一第四触发器40。这履行存储器功能并且输出值sO’，该值sO’在时间上在值sO之前，即sO和sO’是第一采样点22的在时间上相继的采样值。相对应地，第二触发器32关联有第五触发器42，该第五触发器42输出Si’，并且第三触发器34关联有第六触发器44，该第六触发器44输出s2’。在两个相继的采样点(22，24，26)之间分别存在奇数数目的进行反相的元件。
[0035]基本上，环形振荡器12因此可以由例如九个反相器14构造。在此，反相器14之一可以通过NAND元件14替换，以便能够使环形振荡器12持续。可替换地，NAND元件14也可以通过NOR元件替换。
[0036]环形振荡器12的值在所示的实施方案中在三个不同的反相器处同时分别被存储在触发器(FF)30、32、34中。分接点应尽可能相同地分布在环形振荡器12的元件上。因此，针对环形振荡器12中的九个反相级的情况，在每三个进行反相的元件之后设置分接点或采样点22、24、26。
[0037]在环形振荡器12中的反相器级的数目确定了振荡器的频率并且因此要被选择为使得触发器可以存储相应的信号值。当使用尽可能高的振荡器频率时，要在边沿附近进行采样的概率更高。因此，在振荡器环中选择尽可能小数目的反相器，但是还多到使得触发器对于所实现的频率而言能够工作。针对ISOnm技术，模拟地已确定带有九个反相器18的环形振荡器12的频率为大约1GHz。触发器可以存储在如已模拟地被证实的频率下的信号值。
[0038]在每三个反相器级之后分别利用对信号的取反对采样值的存储不同于公知的解决方案。在那里，前提始终是两个反相器级的延迟，即不对被延迟的信号取反。此外，相继的采样值在那里并不被彼此比较。
[0039]采样信号可以从时钟信号通过分频来赢得，其中分频值是整数的。此外，分频值和进行反相的元件的数目具有大于I的整数公倍数。
[0040]图2示出了确定错误的可能性。量sO 52、Si 54、s2 56进入逻辑环节50中。如果s0=sl=s2，则输出错误信号58。
[0041]可表明的是，这三个输出中分别只有一个信号可以包含随机值。此外，在无错误的情况下实际不可能的是，所有三个采样值sO、S1、s2都具有相同的逻辑值。逻辑环节50 (所述逻辑环节50也可以被称作检验器和表示用于彼此比较在时间上相继的采样值的装置60)检查是否信号s0=sl=s2并且那么必要时输出错误信号58 error,其中error=(sO Λ si Λ s2) V(/s0 Λ /sl Λ /s2)，其中 “Λ” =逻辑与，“V” =逻辑或，并且 “/” =取反。
[0042]当三个带有输出sO、sl或s2的触发器之一具有错误时，信号error例如为“I”。该错误可以是由于缺陷引起的持久错误，或者但是也可能由错误攻击引起。错误攻击在此是对TRNG有针对性的影响，该影响例如可通过电场、阿尔法粒子、中子或者通过激光辐射引起。重要的是识别这种攻击并且对其作出反应。
[0043]图3示出了用于利用逻辑环节70来识别错误的另一可能性，该逻辑环节70具有输入sO 72、sl 74、s2 76、sO’ 78、sl’ 80和s2’ 82。警告信号86可作为输出而被输出。该可能性也被称作警告发生器84。[0044]在该警告发生器的情况下考虑的是，根据图1在3位采样值s0、sl和s2的每次存储时在三个另外的FF s0’、sl’和s2’中存储在前的值。当最后存储的三个位值与事先所存储的三个位值相同时，在警告发生器84中生成警告:
warning (警告)=(sO = sO') Λ (sl = s2') Λ (s2 = s2’)，其中“Λ”=逻辑与，而“三”=逻辑等价(XN0R)。
[0045]当环形振荡器没有活动时，那么例如输出警告，因为例如起始信号=0或者振荡器由于其他原因未振荡。
[0046]当振荡器频率例如为采样频率的整数多倍时，那么也输出警告。接着，始终在相同状态下对振荡器进行采样。在两个频率之间的相关可以是随机的，由振荡器频率与系统时钟之间的耦合效应而引起(参见下文的观察)或者是有针对性的影响的结果(频率注入攻击)。这种攻击或者不想要的耦合也要被发现，并且当可能时要被防止或者被克服。为此，示出了措施。如果在三个采样位中恰好一个位不同，则在相对应的采样值上存在例如至少一个随机值，因为采样在边沿附近进行。
[0047]但是，当振荡器频率与采样频率的比仅略微不同于整数值时，那么也可生成警告。接着，可以多次输出警告，而在这两个频率之间无需存在相关。因此，只有当多次接连地通常超过预给定的数目地输出警告时，才可能推测这两个频率之间的相关。
[0048]在振荡器频率与采样频率之间的相关可具有严重后果。如果采样频率例如由系统时钟通过整数除法来形成并且如果芯片上的系统时钟被用于开关过程，则这种开关过程可以产生周期性衬底电流，所述周期性衬底电流可影响振荡器频率。在最坏情况下，环形振荡器与系统时钟互相关联，由此可丢失所有噪声效应、即抖动并且由此丢失偶然。因此重要的是，在根据图4的事件计数器(Event-Counter)中对警告进行计数。
[0049]图4示出了所谓的事件计数器100，该事件计数器110包括寄存器102，在该寄存器102中存放多个位。在该图示中显示了 LSB 104和MSB 106。第一输入108输入警告信号，第二输入110输入采样时钟Sample_Takt_dly。此处所使用的采样(Sample)时钟是如下时钟:所述时钟从采样时钟中通过延迟而赢得，例如延迟了一系统时钟而赢得。这进一步在图8中示出。
[0050]在达到多个相继的警告的第一阈值之后，第一输出112输出如下信号:该信号可以被利用来改变振荡器频率。第二输出114输出当相继的警告的数目超过第二阈值时被生成的错误信号。
[0051]事件计数器100在Warning=O的值的情况下被复位并且在Warning=I时被增加。如果事件计数器100例如达到值16并且因此达到第二阈值，则输出错误信号。此外，建议的是，例如已在事件计数器100的值8 (第一阈值)的情况下影响振荡器的频率，以便避免可能的相关。对振荡器的频率的这种影响可以通过如下方式来进行:例如在环形振荡器的至少一个反相器上的附加的电感被接上或者被断开或者改变环形振荡器的供电电压。供电电压的这种改变可以例如通过如下方式来进行:环形振荡器的供电电压线路中的电阻被接通、被关断或者通常被改变。
[0052]在图5中示出了该可能性，其中开关被实施为P沟道晶体管。该图示示出了环形振荡器120,该环形振荡器120带有用于起动的第一输入122和用于米样时钟的第二输入124。供电线路128中的电阻126可以利用P沟道晶体管130来跨接。因此存在环形振荡器120的通常的电源132和电源134。该图示阐明了振荡器频率受在环形振荡器120的供电线路128中的被跨接的电阻126的影响可能性，在该情况下通过P沟道晶体管130来切换。但是，任意其他开关也是可能的。此外，针对不同的第一阈值可考虑多个开关。
[0053]如果警告Warning=O变为该措施的结果,则事件计数器被复位。在相反情况下,事件计数器被进一步增加，直至输出Error。Error可以防止TRNG此外输出值或者甚至可以使振荡器停止。可考虑多个事件计数器值，对所述多个事件计数器值必要时采取不同的措施。
[0054]在许多根据现有技术的标准解决方案中尝试通过如下方式避开振荡器频率与采样频率之间的相关:采样频率由另一环形振荡器(通常具有较低频率的环形振荡器)来产生。然而由此并不能防止，不仅快速的环形振荡器而且缓慢的环形振荡器都与系统时钟互相关联。因此可以省去缓慢的环形振荡器。当确定相关并且可以对其发生影响、譬如通过改变振荡器频率发生影响时，采样时钟因此也可以通过分频器从系统时钟中赢得。根据图6的用于从系统时钟中赢得采样时钟的分频器为此应具有至少一个整数除数值。接着，可以利用前面所描述的方法发现相同振荡器反相器级上的系统时钟的直接相关。
[0055]但是如下相关也是可能的:在所述相关中，系统时钟边沿影响第一反相器级，并且另一经过整流的(gleichgerichtet)系统时钟边沿影响第二反相器级。这例如可以通过如下方式来进行:系统时钟例如通过衬底电流而对整个振荡器产生影响，但是仅仅其中恰好进行状态改变的反相器对于耦合效应特别敏感。因此可以实现的是，前面所描述的第二反相器的位置相对于第一反相器级错移了两个反相器地被布置。另一经过整流的系统时钟边沿接着可以影响第三反相器级，该第三反相器级相对于第一反相器级错移了四个位置，依此类推。互相关联的频率接着会与振荡器频率偏离了 2/9、4/9、依此类推。每第九个经过整流的系统边沿接着会又影响振荡器中的相同位置。由此，对于系统时钟的每第九个采样值(s0,sl和s2)而言恰好会影响振荡器中的相同位置。由此，当会利用系统时钟或者被整除过的系统时钟来采样时(参见图5)，那么每第九采样又会被联系到振荡器中的相同条件，SP在振荡器中存在相同的信号电平并且由此存在相同的采样值(s0，sl和s2)。
[0056]然而，当分频器的除数值是9的多倍时，则在该情况下也已可以在两个相继的采样值之间生成警告。因此针对该情况也可以使用相同的用于识别相关的方法。因此非常有用的是，针对该除数比选择9的多倍或环形振荡器中的取反元件的数目的多倍。
[0057]由此节省了为了识别相关而对多个采样值的存储，如这在图6中所阐明的那样。图6示出了分频器150，所述分频器150带有用于系统时钟的输入152或者所谓的缓慢(slow)的振荡器时钟和用于采样时钟的输出154，其中η=快速振荡器中的取反装置的数目以及m=在缓慢振荡器中的取反装置的数目。KGV标明最小公倍数。适用:
除数比:1*n或者i*KGV (n, m)。
[0058]可以限于根据图1的两次存储并且由此在根据图3的上述情况下也生成警告。
[0059]在另一可考虑的情况下，系统时钟的边沿会影响第一反相器级，并且系统时钟的相反指向的边沿影响第二反相器级，所述第二反相器级相对于环形振荡器中的第一反相器级仅错移了一个位置地被布置。在此，当系统时钟的工作循环为50%、即系统时钟的低阶段和高阶段同样长时，则由此也可引起相关:正边沿影响环形振荡器的第一反相器，而系统时钟的负边沿影响下一个反相器。然而，在分别九个经过整流的边沿或者18个边沿之后总共在此也达到如在开始那样的相同情况。然而，当分频器的除数值对应于9的多倍时，则此处也根据按照图3的相同方法识别出相关。在图6中建议了分频器的实现方案。
[0060]当时钟除数不是利用9的多倍或者图1中的环形振荡器12的进行反相的元件的数目的多倍的除数比而是可根据图6来选择时，图7示出了具有环形振荡器202的随机发生器200，该环形振荡器202带有FIFO 204、206和208。在该情况下，需要存储多于仅两个的采样值并且始终将每个第九采样值彼此进行比较。为此目的，使用深度为9的FIFO (先进先出存储器)。该存储器具有如下特性:在存储存储器值时始终输出过去值的新存储。因此，如果FIFO的所输出的值与瞬时采样值进行比较，则当不是使用根据图1的采样值而是使用按照图7的FIFO 204、206和208的输出值时也可以根据图3如前面所描述的那样产生警告。
[0061]在所示的例子的另一实施方案中，FIFO的深度t和时钟除数的除数值w也可以被使用，使得w*t对应于进行反相的元件的数目并且时钟除数的除数比根据图6可以用w除。
[0062]图8示出了时钟的变化过程，即系统时钟250、采样(sample)时钟252和延迟过的采样时钟或sample_Takt_dly 254。图8因此阐明了 Sample_Takt_dly相对于采样时钟和系统时钟的示例性特性。延迟过的采样时钟可以根据采样时钟例如通过如下方式来赢得:采样时钟被馈入到利用系统时钟来时钟控制的触发器中。
[0063]通常要考虑的是:环形振荡器的瞬时值应优选地在至少三个位置处同时被存储在触发器中。环形振荡器的相对应的反相器的在其上进行采样的位置应尽可能均匀地分布到环形振荡器上，并且应尽可能将奇数数目的取反级布置在两个相邻的采样位置之间。所采样的值与预给定的模式进行比较:例如(0，0，0)或者(1，1，1)。在另一扩展方案中，也可以在每个进行反相的元件之后进行采样。环形振荡器的采样在扩展方案中以如下频率来进行:该频率通过分频从系统时钟中赢得并且所基于的除数比对应于整数，其中该整数是振荡器的包括NAND在内的反相器级的数目的多倍。
[0064]可替换地，采样时钟也可以由缓慢的环形振荡器通过分频来生成。除数值应该是整数的并且是在快速和缓慢振荡器中的取反级的数目的KGV (最小公倍数)的多倍。当这种除数比不可能时(因为这例如过大)，那么也可以选择较小的除数比。为了发现在不同位置上的上面所描述的相关，必须暂存数据，例如在FIFO (先进先出)中暂存数据，如前面所描述的那样。
[0065]在除数比中未考虑的因数X接着显示，每个第X次采样应相互进行比较，以便发现上面所描述的相关。FIFO接着应具有X个存储器元件的深度，即在FIFO中的输入值在X个时钟循环之后在FIFO的输出上显现。
【权利要求】
1.一种用于监控随机发生器(10，200)的输出的方法，其中，在至少两个采样点(22，24，26)上的在时间上相继的采样值彼此进行比较，以便识别出采样值彼此间的关系。
2.根据权利要求1所述的方法，其中，随机发生器(10，200)包括环形振荡器(12，120，202)，所述环形振荡器(12，120，202)具有奇数数目的进行反相的元件，其中在至少两个采样点(22，24，26)上分接采样值，并且存储至少两个采样点(22，24，26)的采样值。
3.根据权利要求2所述的方法，其中，在环形振荡器(12，120，202)中，在至少两个直接相继的采样点(22，24，26)之间分别存在奇数数目的进行反相的元件。
4.根据权利要求3所述的方法，其中，在采样点(22，24，26)上的在采样时刻的采样值与至少一个预给定的模式进行比较。
5.根据权利要求4所述的方法，其中，在识别出预给定的模式时生成第一警告信号。
6.根据权利要求1至5之一所述的方法，其中，在两个在不同时刻所存储的采样值之间有预给定的关系时输出第二警告信号。
7.根据权利要求6所述的方法，其中，关于预给定的关系生成的第二警告信号的激活在计数器中被计数，并且在达到计数器的至少一个阈值时触发至少一个动作，并且其中当第二警告信号不活动时，计数器被复位。
8.根据权利要求7所述的方法，其中，所述至少一个动作中的至少一个的目的在于改变环形振荡器(12，120，202)的频率。
9.根据权利要求1至8之一所述的方法，其中，在所有采样点(22，24，26)上与至少一个采样信号同步地同时分接。
10.根据权利要求9所述的方法，其中，采样信号从时钟信号中通过分频来赢得，其中分频值是整数的。
11.根据权利要求10所述的方法，其中，分频值和在环形振荡器(12，120，202)中的进行反相的元件的数目具有大于I的整数公倍数。
12.根据权利要求10或11所述的方法，其中，分频值能够用环形振荡器(12，120，202)中的进行反相的元件的数目除。
13.一种用于监控随机发生器(10，200)的输出的装置，其具有用于将在采样点(20，22，24)上的在时间上相继的采样值相互比较以便识别出采样值彼此间的关系的装置(60)，其中采样值包括至少两个位。
14.根据权利要求13所述的装置，其被构造用于将在采样点(22，24，26)上的值与至少一个预给定的模式进行比较。
15.根据权利要求13至14之一所述的装置，其中，附加地设置事件计数器(100)。
【文档编号】G06F11/32GK103514080SQ201310243320
【公开日】2014年1月15日 申请日期:2013年6月19日 优先权日:2012年6月20日
【发明者】E.贝尔 申请人:罗伯特·博世有限公司