一种基于虚拟ram的面向多通道芯片的验证平台和验证方法
【专利摘要】本发明公开了一种基于虚拟RAM的面向多通道芯片的验证平台和验证方法，验证平台包括采用参数化定义的虚拟RAM和真实RAM，虚拟RAM上具有虚拟接口，所述虚拟接口与真实RAM连接并监控真实RAM。验证方法，包括以下步骤：1)验证平台监测的待测设计向真实RAM进行数据写入操作；2）多通道芯片中的数据通过虚拟接口存储到虚拟RAM中；3）验证平台直接从虚拟RAM中读取数据。本发明的验证平台需要从虚拟RAM中读取数据时，可以直接对其中的RAM数据进行调用。这样的调用方法由于不需要模拟读写的接口时序，因此不会占用仿真时间，从而提高了仿真效率。
【专利说明】—种基于虚拟RAM的面向多通道芯片的验证平台和验证方法
【技术领域】
[0001]本发明涉及一种多通道数据业务芯片的验证技术，特别涉及一种基于虚拟RAM的面向多通道芯片的验证平台和验证方法，该验证平台能减少仿真时间，提高验证效率。
【背景技术】
[0002]多路业务芯片在通讯领域应用广泛(如OTN、SDH、UART等)，在此类芯片的验证(Verification)过程中,通常使用的方法是在验证平台中使用CPU模型来读写芯片内部的配置、告警、数据等，来作为DUT (待测设计)功能正确性的判定依据。如图1所示，这种常用的方法需要模拟CPU的读写时序，会占用大量的仿真时间，当通道数目较多时，由于CPU无法对多个通道同时进行读写，因而会造成验证平台的模拟CPU无法在设定的仿真节点获取DUT中的数据，而被迫延迟至较长的时间之后才能进行读写并判定。这种情况下会导致数据、告警等丢失或错误，影响仿真结果。
[0003]为了解决此类问题，通常的做法是手动安排各通道的数据、告警的到达时间，这种方法需要耗费验证人员大量时间来进行仿真激励的规划，并且当仿真时序有一定的改变时，测试用例便不能重用。因此需要改变通用的仿真机制，减少通用验证方法中的CPU读写所需要的仿真时间，提高验证效率。
【发明内容】
[0004]本发明的目的是提供一种基于虚拟RAM的面向多通道芯片的验证平台和验证方法，该验证平台不需要花费大量的精力去规划各通道的激励，而是在CPU对各通道进行读写时，直接从虚拟RAM模块中获取数据，该虚拟的、参数化的RAM模块与实际的RAM连接至同一套接口。该平台能缓解调用CPU模型产生的拥塞，减少仿真时间，提高仿真效率。
[0005]为达到以上目的，本发明采用以下技术方案。
[0006]一种基于虚拟RAM的面向多通道芯片的验证平台，包括采用参数化定义的虚拟RAM和真实RAM，虚拟RAM上具有虚拟接口，所述虚拟接口与真实RAM连接并监控真实RAM。
[0007]所述虚拟接口包括虚拟地址线和虚拟数据线，通过在虚拟接口预留参数，使虚拟地址线和虚拟数据线的宽度由虚拟接口通过接口的参数化来实现。
[0008]虚拟接口还包括虚拟控制信号。
[0009]所述控制信号包括读使能、写使能和ready握手信号等必须的控制信号。该虚拟接口连接至待测设计中真实的RAM接口上，实现对真实RAM读写的实时监控，并将数据传送给验证平台中的虚拟RAM中。
[0010]所述虚拟接口包括地址宽度参数、数据宽度参数、存储器深度参数和实例化的local bus虚拟接口，虚拟RAM根据接口参数划分出具有规定地址宽度、数据宽度和存储器深度的RAM块。
[0011]本发明还提供一种基于虚拟RAM的面向多通道芯片的验证方法，包括以下步骤:[0012]I)验证平台监测的待测设计向真实RAM进行数据写入操作；
[0013]2)多通道芯片中的数据通过虚拟接口存储到虚拟RAM中；
[0014]3)验证平台直接从虚拟RAM中读取数据。
[0015]所述验证方法中，虚拟RAM的main函数对片选信号进行检测，当片选有效时检测读写信号和地址信号，如果是写信号，则将总线上的数据储存至相应地址的RAM中去，如果是读信号，不进行操作。即当时读信号时不关心，并且不进行任何操作。
[0016]所述虚拟RAM由SystemVerilog语言实现。
[0017]本发明的验证平台需要从虚拟RAM中读取数据时，可以直接对其中的RAM数据进行调用。这样的调用方法由于不需要模拟读写的接口时序，因此不会占用仿真时间，从而提高了仿真效率。
[0018]当需要读取RAM中的数据进行对比时，验证平台可以不用通过CPU接口，而是直接通过实例化的虚拟RAM中直接获取数据，
[0019]本发明采用Synopsys公司的VCS作为仿真器，并基于VMM验证方法学进行开发。【专利附图】
【附图说明】
[0020]图1是传统的验证平台结构示意图；
[0021]图2是本发明的基于虚拟RAM的面向多通道芯片的验证平台的结构示意图。【具体实施方式】
[0022]下面对本发明的验证平台和验证方法做进一步描述。
[0023]本发明的验证过程中，多通道芯片的每一路通道都需要在验证平台的相应位置例化该类，相应位置是指待测设计中有真实RAM的地方，将连接至实际RAM的信号线同时连接至虚拟RAM,并指定位宽、深度、接口宽度,并将虚拟RAM通过本发明设计的接口联结至其实际RAM的接口位置，进行数据采集。原则上应该是每个需要监控的实际存在的RAM都需要例化一个虚拟RAM。
[0024]仿真过程中，当DUT向真实的RAM中写入数据时，虚拟RAM也会通过虚拟接口接收到同样的一份数据，并被保存起来。
[0025]当验证平台需要从RAM中读取数据对比时，由于虚拟RAM可以直接在仿真平台中被记分板、checker等自比对组件调用，不需要调用CPU接口，从而省去了仿真时间。尤其是对于多通道都需要读取的情况，可以大大节省传统方法中直接使用CPU接口读取DUT中RAM的数据所占用的大量仿真时间。
[0026]该验证平台仍然保留了 CPU的接口，也可以使用传统的方法，调用CPU验证组件从DUT中读取数据。
[0027]本发明的主要方案是使用SystemVerilog语言来实现虚拟的RAM。本发明包括一个1calbus虚拟接口、一个采用参数化定义的虚拟RAM和真实RAM。虚拟接口在虚拟RAM上，所述虚拟接口与真实RAM连接并监控真实RAM。
[0028]RAM的宽度、深度、都是可配置的。
【权利要求】
1.一种基于虚拟RAM的面向多通道芯片的验证平台，其特征在于，包括采用参数化定义的虚拟RAM和真实RAM，虚拟RAM上具有虚拟接口，所述虚拟接口与真实RAM连接并监控真实RAM。
2.根据权利要求1所述的基于虚拟RAM的面向多通道芯片的验证平台，其特征在于，所述虚拟接口包括虚拟地址线和虚拟数据线，通过在虚拟接口预留参数，使虚拟地址线和虚拟数据线的宽度由虚拟接口通过接口的参数化来实现。
3.根据权利要求2所述的基于虚拟RAM的面向多通道芯片的验证平台，其特征在于，虚拟接口还包括虚拟控制信号。
4.根据权利要求3所述的基于虚拟RAM的面向多通道芯片的验证平台，其特征在于，所述虚拟接口包括地址宽度参数、数据宽度参数、存储器深度参数和实例化的local bus虚拟接口，虚拟RAM根据接口参数划分出具有规定地址宽度、数据宽度和存储器深度的RAM块。
5.一种基于虚拟RAM的面向多通道芯片的验证方法，包括以下步骤: 1)验证平台监测的待测设计向真实的RAM进行数据写入操作； 2)多通道芯片中的数据通过虚拟接口存储到虚拟RAM中； 3)验证平台直接从虚拟RAM中读取数据。
6.根据权利要求5所述的基于虚拟RAM的面向多通道芯片的验证方法，其特征在于，所述验证方法中，虚拟RAM的main函数对片选信号进行检测，当片选有效时检测读写信号和地址信号，如果是写信号，则将总线上的数据储存至相应地址的RAM中去，如果是读信号，不进行操作。
7.根据权利要求5所述的基于虚拟RAM的面向多通道芯片的验证方法，其特征在于，所述虚拟RAM由SystemVerilog语言实现。
【文档编号】G06F9/455GK103530166SQ201310446686
【公开日】2014年1月22日 申请日期:2013年9月26日 优先权日:2013年9月26日
【发明者】杨阳, 朱天成, 郑炜, 李鑫, 鲁毅 申请人:中国航天科工集团第三研究院第八三五七研究所