一种可调式并行通信总线时序调整方法
【专利摘要】本发明提供一种可调式并行通信总线时序调整方法，其特征在于，包括：第一芯片与第二芯片间的总线分为第一线和第二线；采用多段导线组合的方式调整第一线的长度，并保持第二线的长度固定不变。本发明通过采用多段导线组合的方式调整第一线的长度，且保持第二线的长度固定不变，即调整了第一线和第二线的相对长度，解决了第一芯片与第二芯片之间总线通信时序不满足的问题。此外，对PCB导线连续可调，操作简单，节约由时序问题造成的大量研发成本、研发时间。
【专利说明】一种可调式并行通信总线时序调整方法
【技术领域】
[0001]本发明涉及通讯【技术领域】，特别涉及一种可调式并行通信总线时序调整方法。
【背景技术】
[0002]随着CPU主频提高，外部通信总线频率也逐步提高，通信总线时序裕量越来越少，对通信总线的设计也愈加严格，鉴于此，一种可调式并行通信总线时序调整方法就显得非常必要。
[0003]现有技术中，某些产品中CPU RGMII接收时序与PHY芯片RGMII发送时序不一致导致CPU与PHY芯片的通信无法建立。此类问题在时序要求较严格场合时有发生，尤其是不同厂家芯片对同一总线接收发送时序不匹配时。同时，由于过孔、PCB板介质等因素影响也会导致总线时序达不到理想效果。
【发明内容】
[0004]本发明的目的在于提供一种可调式并行通信总线时序调整方法，以解决现有技术中缺乏芯片之间总线通信时序不满足的问题。
[0005]为解决上述技术问题，本发明提供一种可调式并行通信总线时序调整方法，包括:
[0006]第一芯片与第二芯片间的总线分为第一线和第二线；
[0007]采用多段导线组合的方式调整第一线的长度，并保持第二线的长度固定不变。
[0008]进一步的，在所述的可调式并行通信总线时序调整方法中，所述导线为PCB导线。
[0009]进一步的，在所述的可调式并行通信总线时序调整方法中，所述采用多段导线组合的方式调整第一线的长度包括:在导线分叉路口，通过电阻选焊的方式完成多段导线组口 ο
[0010]进一步的，在所述的可调式并行通信总线时序调整方法中，在导线分叉路口，设置两个电阻，其中，该对电阻中的其中一个引脚重叠。
[0011]进一步的，在所述的可调式并行通信总线时序调整方法中，所述电阻为0Ω电阻。
[0012]本发明提供的一种可调式并行通信总线时序调整方法，具有以下有益效果:本发明通过采用多段导线组合的方式调整第一线的长度，且保持第二线的长度固定不变，即调整了第一线和第二线的相对长度，解决了第一芯片与第二芯片之间总线通信时序不满足的问题。
【专利附图】
【附图说明】
[0013]图1是本发明可调式并行通信总线时序调整方法的结构示意图；
[0014]图2是本发明实施例1的可调式并行通信总线时序调整方法的结构示意图；
[0015]图3是本发明实施例2的可调式并行通信总线时序调整方法的结构示意图。
【具体实施方式】
[0016]以下结合附图和具体实施例对本发明提出的可调式并行通信总线时序调整方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
[0017]本发明应用于总线通信时序不满足的场合。
[0018]如图1所示，本发明提供一种可调式并行通信总线时序调整方法，包括:
[0019]第一芯片与第二芯片间的总线分为第一线(Iinel)和第二线(line2)；
[0020]采用多段导线11组合的方式调整第一线的长度，并保持第二线的长度固定不变。
[0021]本发明通过采用多段导线组合的方式调整第一线的长度，且保持第二线的长度固定不变，即调整了第一线和第二线的相对长度，解决了第一芯片与第二芯片之间总线通信时序不满足的问题。
[0022]优选的，在本发明中，所述导线11选用PCB导线。
[0023]进一步的，所述采用多段导线11组合调整第一线的长度包括:在导线11分叉路口，通过电阻选焊的方式完成多段导线11组合。
[0024]进一步的，在导线分叉路口，设置两个电阻，其中，该对电阻中的其中一个引脚重叠。
[0025]具体的，图1中的Rl和R2，这对电阻中，其中的一个引脚是重叠的；同理，R3和R4、R5和R6、R7和R8也是一样的。
[0026]那么在在导线11分叉路口，通过选焊R1/R2、R3/R4、R5/R6、R7/R8使得导线11的长度得到不同程度的调整，而分叉路口的支线长度为零。也就是说，通过蛇形走线等绕线方式改变电阻与电阻之间的导线长度可以是两芯片之间总的导线长度得到连续调整。
[0027]优选的，在本发明中，所述电阻选用0Ω电阻。
[0028]【实施例1】
[0029]本实施例包含PCB导线,其中包括al......a (n+l)、bl......b (n+l)、cl......c
(n+1)和dl......d (n+1)，他们均为PCB导线，但长度不同；及
[0030]电阻R1、R2、R3、R4、R (nm) (η 为自然数，m 为 1、2、3、4)。
[0031]PCB导线分叉口均由两颗电阻组成，且其中一个引脚重叠，如此可以使支线长度为Oinch，使得该设计对信号质量的影响减到最小。
[0032]Rll、R12、R13、R14组成一个可调式模块，在Iinel上Rl与R3之间可插入η个此类可调式模块，η为自然数。
[0033]通过选焊电阻R1/R2、R3/R4、R11/R12......Rn3/Rn4可以有效改变Iinel的长度，
使得Iinel与line2的相对长度得到调整，从而改变由Iinel与line2传输的信号的时序。
[0034]在Rl与R3之间不断插入由R11、R12、R13、R14组成的可调式模块可以最大化最细致的调整Iinel的长度。
[0035]【实施例2】
[0036]本发明包含PCB导线，其中包括al......a (n+l)、bl......b (n+1)他们均为PCB
导线，但长度不同；及
[0037]电阻 Rll、R12、R13、R14 至 Rnl、Rn2、Rn3、Rn4, η 为自然数。
[0038]R11、R12、R13、R14组成一个可调式模块，在Iinel上可插入η个此类可调式模块，η为自然数。
[0039]通过选焊电阻R11/R12、R13/R14、......Rnl/Rn2、Rn3/Rn4 可以有效改变 Iinel 的长度，使得Iinel与line2的相对长度得到调整，从而改变由Iinel与line2传输的信号的时序。
[0040]上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
【权利要求】
1.一种可调式并行通信总线时序调整方法，其特征在于，包括: 将第一芯片与第二芯片间的总线分为第一线和第二线； 采用多段导线组合的方式调整第一线的长度，并保持第二线的长度固定不变。
2.如权利要求1所述的可调式并行通信总线时序调整方法，其特征在于，所述导线为PCB导线。
3.如权利要求1所述的可调式并行通信总线时序调整方法，其特征在于，所述采用多段导线组合的方式调整第一线的长度包括:在导线分叉路口，通过电阻选焊的方式完成多段导线组合。
4.如权利要求3所述的可调式并行通信总线时序调整方法，其特征在于，在导线分叉路口，设置两个电阻，其中，该对电阻中的其中一个引脚重叠。
5.如权利要求3或4所述的可调式并行通信总线时序调整方法，其特征在于，所述电阻为O Ω电阻。
【文档编号】G06F15/163GK104516855SQ201310450182
【公开日】2015年4月15日 申请日期:2013年9月27日 优先权日:2013年9月27日
【发明者】杨智明, 赵振纲 申请人:上海信擎信息技术有限公司