一种安全芯片中swp的实现装置制造方法
【专利摘要】本发明涉及一种安全芯片中SWP的实现装置，主要包括SWP主控制器SWPM和SWP从控制器SWPS、安全组件和必要的系统组件，SWPM和SWPS都是SOC的子模块，分别通过总线与CPU相连，安全组件用于保证SWPM和SWPS间的数据通信的安全性；SWPM实现对S1信号的编码和S2信号的解码，SWPS实现对S2信号的编码和S1信号的解码。本发明的有益效果是：提出了安全芯片在移动支付领域的桥接方案；NFC与SIM的数据交互经过该安全芯片后安全性得到保证。提出了SWPM和SWPS的实现方法和装置；SWPM和SWPS都内嵌了SWIO，实现了SWP?PHY的芯片内置，真正意义上实现了单线接口。
【专利说明】—种安全芯片中SWP的实现装置
【技术领域】
[0001]本发明涉及SOC集成电路设计领域，特别是涉及一种安全芯片中SWP的实现装置。【背景技术】
[0002]随着手机的不断发展，手机的应用领域已经有了本质的变化。手机不再是简单的通信工具，已经成为便携的娱乐工具，正在发展为可信赖的支付工具。结合非接触识别技术和网络技术而发展的NFC逐渐成为移动支付领域最有竞争力的技术之一，由GEMALT0和飞利浦合作制定的SWP标准，规定了 NFC手机与SM卡的连接接口——SffP接口，通过SWP接口与手机中的NFC前端芯片相连，用于实现近距离通信的数据交互，解决了大容量SM卡与NFC通信的技术需求。
[0003]在NFC支付领域，传统的系统框图如图1所示，该系统中需要为NFC前端芯片设计内嵌IS07816接口，需要NFC前端芯片去适应安全芯片，对存量手机没法兼容。
[0004]为了解决兼容性问题和增加可替代性，建议将安全芯片和SIM卡合二为一，将安全芯片与SM卡芯片共同封装成SM卡，或者将安全芯片直接贴膜到SM卡上。此方案对NFC前端芯片和SM卡芯片不用做任何修改，让安全芯片去适应NFC前端芯片和SM卡芯片，对存量手机兼容性好。该方案的实现框图如图2所示。
[0005]SffP控制器是该方案实现的关键，SffP控制器包括SWP主控制器和SWP从控制器。SWP主控制器处在安全芯片中，是安全芯片与SM卡的接口，作为SWP的主设备进行数据的收发。SWP从控制器也处在安全芯片中，是NFC前端芯片与安全芯片的接口，作为SWP的从设备。通过SWP主控制器和SWP从控制器，安全芯片就实现了 NFC与SM卡的无缝桥接。而且通过该桥接，安全芯片的安全组件可以充分利用，充分保证了基于NFC的移动支付的安全性。
[0006]发明专利CN201110255590.9提出了一种SWP物理层SI信号的解码方法，该方法仅限SI信号的解码，对S2信号与SI的相关同步没做介绍，对SWP主控制的设计没有参考价值。
[0007]发明专利CN201310068403.5提出了一种实现SWP接口的方法和装置以及SWP系统，该方法属于系统领域，通过GPIO模拟实现，与集成电路实现相去甚远。
【发明内容】
[0008]本发明的目的是克服现有技术中的不足，提供一种安全芯片中SWP的实现装置。本发明专利从集成电路实现角度，详细阐述了在集成电路中实现SWP控制器的装置，该装置包括SWP主控制器和SWP从控制器，同时将SWP主控制的PHY和SWP从控制器的PHY内嵌在芯片中，对基于SWP控制器的安全芯片实现具有重要意义。
[0009]本发明的目的是通过以下技术方案实现的:这种安全芯片中SWP的实现装置，该装置主要包括SWP主控制器SWPM和SWP从控制器SWPS、安全组件和必要的系统组件，SffP主控制器和SWP从控制器都是SOC的子模块，分别通过总线与CPU相连，安全组件用于保证SffPM和SWPS间的数据通信的安全性；SWP主控制器实现对SI信号的编码和S2信号的解码，SffP从控制器实现对S2信号的编码和SI信号的解码。
[0010]所述的SWP主控制器主要模块有:发送FIFO (TX_FIF0)模块、SI位填充模块、SI调制模块、S2解调模块、S2去填充模块、接收FIFO (RX_FIF0)模块、寄存器控制模块、主控制模块、以及SWIO ;寄存器控制模块:为SffPM的控制参数输入模块，CPU通过总线配置寄存器，将核实的参数配置输入到主控制器，主控制器模块:为SWPM的主控制模块，依据寄存器控制模块接收到的配置参数生成主状态机，对SI的发送流程:TX_FIF0 — SI位填充一SI调制，S2的接收流程:S2解调一S2去填充一RX_FIF0进行控制；SW10:为SWP的物理接口SffP PHY，按SWP的协议要求在一根线上实现电压和电流的传输，SffP PHY通过电平宽度调制向外发送电压信号，同时接收电流信号进行负载解调。
[0011]所述的SWP从控制器主要模块有:S1解调模块、SI去填充模块、接收FIFO (RX_FIFO)模块、发送FIFO (TX_FIF0)模块、S2位填充模块、S2调制模块、寄存器控制模块、主控制模块、以及SWIO ;寄存器控制模块:为SffPS的控制参数输入模块，CPU通过总线配置寄存器，将合适的参数配置输入到从控制器；主控制器模块:为SWPS的主控制模块，依据寄存器控制模块接收到的配置参数生成主状态机，对S2的发送流程:TX_FIF0 — S2位填充一S2调制，SI的接收流程:S1解调一SI去填充一RX_FIF0进行控制；SW10:为SWP的物理接口SffP PHY，按SWP的协议要求在一根线上实现电压和电流的传输，SffP PHY通过电平宽度调制向外发送电压信号，同时接收电流信号进行负载解调。
[0012]所述的必要的系统组件包括供电系统、复位和时钟系统、SRAM、ROM，用于电源提供、复位和时钟产生、堆栈和程序存储。
[0013]所述的安全组件包括SEA和AEA算法模块，用于SWP数据交互中的数据加密和签名操作。
[0014]本发明的有益效果是:提出了安全芯片在移动支付领域的桥接方案，该方案中的SffP控制器包含SWP主控制器和SWP从控制器，分别与NFC和SM连接；NFC与SM的数据交互经过该安全芯片后安全性得到保证。提出了 SWP主控制器的实现方法和装置；提出了SffP从控制器的实现方法和装置；SWP主控制器和SWP从控制器都内嵌了 SW10，实现了 SWPPHY的芯片内置，真正意义上实现了单线接口。
【专利附图】
【附图说明】
[0015]图1是传统的系统框图1 ;
[0016]图2是传统的系统框图2。
[0017]图3是本发明中SWP主控制器示意图；
[0018]图4是本发明中SWP主控制器填充示意图；
[0019]图5是本发明中SWP主控制器SI调制示意图；
[0020]图6是本发明中SWP主控制器S2解调示意图；
[0021 ]图7是本发明中SWP主控制器S2去填充示意图；
[0022]图8是本发明中SWP从控制器示意图；
[0023]图9是本发明中SWP从控制器SI解调示意图；
[0024]图10是本发明中SWP从控制器SI去填充示意图；[0025]图11是本发明中SWP从控制器S2位填充示意图；
[0026]图12是本发明中SWP从控制器S2调制示意图；
[0027]图13是本发明中实施例1结构示意图。
【具体实施方式】
[0028]下面结合附图和实施例对本发明做进ー步描述。
[0029]本发明安全芯片中SWP的实现装置，该方法和装置包括SWP主控制器(SWPM)和SffP从控制器(SWPS)、安全组件和必要的系统组件。SWP主控制器和SWP从控制器都是SOC的子模块，分别通过总线与CPU相连，安全组件保证SWPM和SWPS间的数据通信的安全性。
[0030]SffP 主控制器(SWPM):
[0031]SffP主控制器实现对SI信号的编码和S2信号的解码，主要模块有:发送FIF0(TX_FIFO)模块、SI位填充模块、SI调制模块、S2解调模块、S2去填充模块、接收FIF0(RX_FIF0)模块、寄存器控制模块、主控制模块、以及SW10。
[0032]SffP主控制器将CPU外发数据写入TX_FIF0，控制器自动读取TX_FIF0数据，按SWP编码规则和帧格式进行位填充、调制后向外发送SI。同时接收从机发送过来的S2信号，进行解调、去填充后，写入接收FIFO，供CPU读取。往外发送的SI信号和接收的S2信号通过SffP PHY后实现单线传输。
[0033]TX_FIF0:TX_FIF0为8B的同步FIFO，使能TX_EN向外发送数据之前，若FIFO非满，CPU通过APB向FIFO中写入要发送的数据；使能TX_EN后，S2位填充模块产生FIFO读信号，当FIFO非空，即可将FIFO数据读出。通过FIFO状态控制产生FIFO空、满标志。
[0034]SI位填充:按SWP的SI帧格式，在发送有效包(payload)前插入S0F_FLAG(0x7E);在有效包后插入CRC16校验；在CRC16后插入E0F_FLAG (0x7F);另外在有效包和CRC16发送期间，在SI连续发送5个逻辑I时自动插入ー个逻辑O。
[0035]SI调制:将SI位填充后的串行数据以SWP规定的格式输出。实现“SI高电平吋，SI的高状态持续3/4周期；S1低电平吋，SI的高状态持续1/4周期”。
[0036]S2解调:将SffP从机发送过来的S2信号的高/低状态依据SWP的编码规则转成有效逻辑值。SI为高时，若S2为高，则将S2转成逻辑I; SI为高时，若S2为低，则将S2转成逻辑O。
[0037]S2去填充:按SWP的S2的帧格式，在接收有效数据包(payload)前去除唤醒序列(wakeup sequence)和S0F_FLAG (0x7E)，在接收有效负载和CRC16中去除连续5位逻辑I后插入的逻辑0，同时CRC16后取出E0F_FLAG (0x7F)。
[0038]RX_FIF0:RX_FIF0大小为8B的同步FIFO，每接收满SI的8位有效数据且FIFO非满，就向RX_FIF0执行一次写操作，对应地址加I ;RX_FIF0非空，CPU可以通过APB对RX_FIFO执行读操作，对应地址减I。通过FIFO状态控制产生FIFO的空、满标志。
[0039]寄存器控制:为SWPM的控制參数输入模块，CPU通过总线(如APB)配置寄存器，将核实的參数配置输入到主控制器。
[0040]主控制器:为SWPM的主控制模块，依据寄存器控制模块接收到的配置參数生成主状态机，对SI的发送流程(TX_FIF0 — SI位填充一SI调制)和S2的接收流程(S2解调一S2去填充一RX_FIF0)进行控制。[0041]SffIO:为SWP的物理接口(SWP PHY)，按SWP的协议要求在一根线上实现电压和电流的传输。SWPPHY通过电平宽度调制向外发送电压信号，同时接收电流信号进行负载解调。
[0042]SffP 从控制器(SffPS ):
[0043]SffP从控制器实现对S2信号的编码和SI信号的解码，主要模块有:S1解调模块、SI去填充模块、接收FIFO (RX_FIF0)模块、发送FIFO (TX_FIF0)模块、S2位填充模块、S2调制模块、寄存器控制模块、主控制模块、以及SW10。
[0044]SffP从控制器将CPU外发数据写入TX_FIF0，控制器自动读取TX_FIF0数据，按SWP编码规则和帧格式进行位填充、调制后向外发送S2。同时接收从机发送过来的SI信号，进行解调、去填充后，写入接收FIFO，供CPU读取。往外发送的S2信号和接收的SI信号通过SffP PHY后实现单线传输。
[0045]SI解调:将SWP主机发送过来的SI信号的高/低状态依据SWP的编码规则转成有效逻辑值。SI的高状态持续3/4周期时，SI为逻辑I ;S1的高状态持续1/4周期，SI为逻辑O”。
[0046]SI去填充:按SWP的SI的帧格式，在接收有效数据包(payload)前去除S0F_FLAG(0x7E)，在接收有效负载和CRC16中去除连续5位逻辑I后插入的逻辑0，同时CRC16后取出 E0F_FLAG (0x7F)。
[0047]RX_FIF0:RX_FIF0大小为8B的同步FIFO，每接收满S2的8位有效数据且FIFO非满，就向RX_FIF0执行一次写操作，对应地址加I ;RX_FIF0非空，CPU可以通过APB对RX_FIFO执行读操作，对应地址减I。通过FIFO状态控制产生FIFO的空、满标志。
[0048]TX_FIF0:TX_FIF0为8B的同步FIF0，使能TX_EN向外发送数据之前，若FIFO非满，CPU通过APB向FIFO中写入要发送的数据；使能TX_EN后，SI位填充模块产生FIFO读信号，当FIFO非空，即可将FIFO数据读出。通过FIFO状态控制产生FIFO空、满标志。
[0049]S2位填充:按SWP的S2巾贞格式,在发送有效包(payload)前插入唤醒序列(wakesequence)S0F_FLAG(0x7E);在有效包后插入 CRC16 校验；在 CRC16 后插入 E0F_FLAG(0x7F);另外在有效包和CRC16发送期间，在SI连续发送5个逻辑I时自动插入一个逻辑O。
[0050]S2调制:将S2位填充后的串行数据以SWP规定的格式输出。实现“S2高电平时，在SI的高状态期间输出高状态；S2低电平时，在SI的高状态期间输出低状态”。
[0051]寄存器控制:为SWPS的控制参数输入模块，CPU通过总线(如APB)配置寄存器，将合适的参数配置输入到从控制器。
[0052]主控制器:为SWPS的主控制模块，依据寄存器控制模块接收到的配置参数生成主状态机，对S2的发送流程(TX_FIF0 — S2位填充一S2调制)和SI的接收流程(SI解调一SI去填充一RX_FIF0)进行控制。
[0053]SffIO:为SffP的物理接口(SWP PHY)，按SWP的协议要求在一根线上实现电压和电流的传输。SWPPHY通过电平宽度调制向外发送电压信号，同时接收电流信号进行负载解调。
[0054]实施例:
[0055]如图13所示，该实施例为一个安全SOC芯片，主要组件有:供电系统、复位和时钟系统、CPU、SRAM、ROM、SEA、AEA、总线、SWP控制器、以及各外设控制器等。
[0056]供电系统、复位和时钟系统、SRAM、R0M是该SOC必要的系统组件。用于电源提供、复位和时钟产生、堆栈和程序存储等。[0057]CPU是该SOC的核心，所有对SWP控制器的动作都由CPU发起；SWP控制器包括SWP主控制器和SWP从控制器，两者都是通过总线与SOC连接，CPU发起的动作通过总线传到SWP控制器。
[0058]SEA,AEA是该安全SOC的安全组件，负责SWP数据交互中的数据加密和签名操作。
[0059]该实施例的安全SOC可作为NFC和SM之间的桥接安全芯片，保障移动支付过程中的安全。该实施例中的SWP控制器同时具有SWP主控制器和SWP从控制器，SffP从控制器与NFC相连，SffP主控制器与SM卡芯片相连。SWP主控制器和SWP从控制器间的数据流通路上经过SEA和AEA算法，安全性得以保证。
[0060]术语解释:
[0061]NFC:近距离无线通信
[0062]SOC:片上系统
[0063]CPU:中央处理器
[0064]SffP:单线协议
[0065]SffPM: SffP 主控制器
[0066]SffPS =SffP 从控制器
[0067]AHB:ARM的标准总线
[0068]APB =ARM的标准总线
[0069]RX_FIF0:接收 FIFO
[0070]TX_FIF0:发送 FIFO
[0071]SEA:对称算法加速器
[0072]AES:非対称算法加速器
[0073]PHY:物理接 ロ
[0074]虽然本发明将结合较佳实施例进行描述，但应知道，并不表示本发明限制在所述实施例中。相反，本发明将涵盖可包含在有附后权利要求书限定的本发明的范围内的替换物、改进型和等同物。
【权利要求】
1.ー种安全芯片中SWP的实现装置，其特征在于:该装置主要包括SWP主控制器SWPM和SWP从控制器SWPS、安全组件和必要的系统组件，SffP主控制器和SWP从控制器都是SOC的子模块，分别通过总线与CPU相连，安全组件用于保证SWPM和SWPS间的数据通信的安全性；SWP主控制器实现对SI信号的编码和S2信号的解码，SffP从控制器实现对S2信号的编码和SI信号的解码。
2.根据权利要求1所述的安全芯片中SWP的实现装置，其特征在于:所述的SWP主控制器主要模块有:发送FIFO (TX_FIF0)模块、SI位填充模块、SI调制模块、S2解调模块、S2去填充模块、接收FIFO (RX_FIF0)模块、寄存器控制模块、主控制模块、以及SWIO ;寄存器控制模块:为SWPM的控制參数输入模块，CPU通过总线配置寄存器，将核实的參数配置输入到主控制器，主控制器模块:为SffPM的主控制模块，依据寄存器控制模块接收到的配置參数生成主状态机，对SI的发送流程:TX_FIF0 — SI位填充一SI调制，S2的接收流程:S2解调一S2去填充一RX_FIF0进行控制；SW10:为SffP的物理接ロ SWP PHY,按SWP的协议要求在一根线上实现电压和电流的传输，SWP PHY通过电平宽度调制向外发送电压信号，同时接收电流信号进行负载解调。
3.根据权利要求1所述的安全芯片中SWP的实现装置，其特征在于:所述的SWP从控制器主要模块有:si解调模块、SI去填充模块、接收FIFO (RX_FIF0)模块、发送FIFO (TX_FIFO)模块、S2位填充模块、S2调制模块、寄存器控制模块、主控制模块、以及SWIO ;寄存器控制模块:为SWPS的控制參数输入模块，CPU通过总线配置寄存器，将合适的參数配置输入到从控制器；主控制器模块:为SWPS的主控制模块，依据寄存器控制模块接收到的配置參数生成主状态机，对S2的发送流程:TX_FIF0 — S2位填充一S2调制，SI的接收流程:S1解调一SI去填充一RX_FIF0进行控制；SW10:为SffP的物理接ロ SWP PHY，按SWP的协议要求在一根线上实现电压和电流的传输，SWP PHY通过电平宽度调制向外发送电压信号，同时接收电流信号进行负载解调。
4.根据权利要求1所述的安全芯片中SWP的实现装置，其特征在于:所述的必要的系统组件包括供电系统、复位和时钟系统、SRAM、R0M，用于电源提供、复位和时钟产生、堆栈和程序存储。
5.根据权利要求1所述的安全芯片中SWP的实现装置，其特征在于:所述的安全组件包括SEA和AEA算法模块，用于SWP数据交互中的数据加密和签名操作。
【文档编号】G06Q20/04GK103577976SQ201310558294
【公开日】2014年2月12日 申请日期:2013年11月11日 优先权日:2013年11月11日
【发明者】徐功益, 钱志恒 申请人:杭州晟元芯片技术有限公司