新型核心板的制作方法
【专利摘要】本实用新型公开了一种新型核心板，其包括核心板本体，其特征在于，该核心板本体设有CPU和连接于CPU的RTC、Nand?Flash存储器、Sadram存储器、Data?flash存储器、电源模块以及与底板接口的连接器J1和连接器J2。本实用新型的有益效果是：采用高密度6层板（沉金）设计，体积仅名片大小，集成了CPU、SDRAM、NandFlash、DataFLash、网络，采用3.3V直流供电，超低功耗，通过2条2*30P接插件引出各种常用接口资源，供不打算自行设计CPU板的开发者进行快捷的二次开发使用。
【专利说明】新型核心板
【技术领域】
[0001]本实用新型涉及一种新型核心板。
【背景技术】
[0002]用户对于核心板除在性能上具有较高要求之外，其批量使用的成本也在其考虑范畴之内，而传统的核心板在性能上以及使用成本上均不尽如人意。
实用新型内容
[0003]本实用新型的目的就是为了解决上述问题，提供一种新型核心板。
[0004]为了实现上述目的，本实用新型采用如下技术方案:
[0005]新型核心板，其包括核心板本体，其特征在于，该核心板本体设有CPU和连接于CPU的RTC、Nand Flash存储器、Sadram存储器、DataFlash存储器、电源模块、DM9161网络芯片以及与底板接口的连接器Jl和连接器J2。
[0006]其中，CPU为 AtmelAT91SAM9260。
[0007]连接器Jl包括六十个引脚，其中，
[0008]第一引脚、第二引脚、第十引脚、第二十一引脚接至地信号；
[0009]第三引脚接~第九引脚至USB接口 ；
[0010]第十一引脚~第十六引脚接至JTAG接口 ；
[0011]第十七引脚~第二十引脚、第二十二引脚接至I2S接口 ；
[0012]第二十三引脚、第二十四引脚接至PIO接口(并行输入输出控制器)；
[0013]第二十五引脚~第二十八引脚接至UART2接口 ；
[0014]第二十九引脚~第三十引脚接至UARTl接口 ；
[0015]第三H^一引脚、第三十二引脚接至UARTO接口 ；
[0016]第三十三引脚、第三十四引脚接至DB⑶接口 ；
[0017]第三十五引脚、第三十六引脚接至UART4接口 ；
[0018]第三十七引脚~第四十二引脚接至SPX接口 ；
[0019]第四十三弓丨脚接至VRTC接口 ；
[0020]第四十四引脚接至BZR接口 ；
[0021]第四十五引脚、第四十六引脚接至I2C接口 ；
[0022]第四十七引脚~第五十三引脚接至MCI接口 ；
[0023]第五十四引脚接至AVDDT接口；
[0024]第五十五引脚、第五十六引脚接至LED接口 ；
[0025]第五十七引脚、第五十八引脚接至TPTX接口 ；
[0026]第五十九引脚、第六十引脚接至TPRX接口。
[0027]连接器J2包括六十个引脚，其中，
[0028]第一引脚、第三十三引脚、第四十五引脚、第四十六引脚接至地信号；[0029]第二引脚接至nRESET接口；
[0030]第三引脚~第三十一引脚接至EBI接口；
[0031]第三十二引脚接至EXT_IRQ接口；
[0032]第三十四引脚~第三十六引脚接至TIOA接口 ；
[0033]第三十七引脚、第三十八引脚接至UART3接口 ； [0034]第三十九引脚、第四十引脚接至UART5接口 ；
[0035]第四十一引脚~第四十四引脚接至ADC接口 ；
[0036]第四十七引脚~第五十七引脚接至CSI接口 ；
[0037]第五十八引脚~第六十引脚接至VD接口。
[0038]如本文所述，采用6层总线矩阵架构的AT91SAM9260是以ARM926EJ-S处理器为核心的片上系统，其扩展了快速ROM、RAM以及大量的外设，诸如USART、SP1、TffI,TimerCounter,同步串行控制器、ADC和多媒体卡接口。其整个AT91SAM9260集成了以太网的MAC、一个USB设备端口、一个USB主机控制器。该AT91SAM9260的外部总线接口可支持大量的存储设备。
[0039]如本文所述，SDRAM存储器，其采用64M字节SDRAM，由两片16位数据宽度的SDRAM存储器并联为32位数据宽度的SDRAM，数据和CLK信号线运行速度达IOOMHz。
[0040]如本文所述，NandFlash存储器是128MB的NandFlash存储器，内部存放系统映像文件及用户数据文件等，用户可自行进行系统固化、存储区域分配等操作，可提前预装WinCE系统NK.Bin文件。
[0041]如本文所述，DataFlash存储器,其映射在bankO,内部可存放少量启动代码,可在DataFlash中存放FIRSTB00T.nbO,这是一个支持USB下载的固件程序，可以与PC机端的DNW工具配合，用来下载WINCE5.0的映像或者硬件测试程序，快速方便，同时可以24位图保存开机画面图片。
[0042]本实用新型具有如下有益效果:采用高密度6层板(沉金)设计，体积仅名片大小，集成了 CPU、SDRAM、NandFlash、DataFLash、网络，采用3.3V直流供电，超低功耗，通过2条2*30P接插件引出各种常用接口资源，供不打算自行设计CPU板的开发者进行快捷的二次开发使用。
【专利附图】
【附图说明】
[0043]图1为新型核心板结构示意图。
[0044]图2为新型核心板原理框图。
[0045]图3为新型核心板的Jl连接器引脚电路原理图。
[0046]图4为新型核心板的J2连接器引脚电路原理图。
【具体实施方式】
[0047]为了使本实用新型实现的技术手段、创作特征、达成目的与功效易于明白了解，下面结合具体图示，进一步阐述本实用新型。
[0048]如图1、图2所示，新型核心板，其包括核心板本体I,该核心板本体设有CPU2和连接于CPU的RTC3、NandFlash存储器4、Sadram存储器5、DataFlash存储器6、电源模块9、DM9161网络芯片10以及与底板接口的连接器Jl和连接器J2。
[0049]其中，CPU为 AtmelAT91SAM9260。
[0050]其中，Sadram存储器由两片16位数据宽度的SDRAM存储器并联为32位数据宽度的 SDRAM。
[0051]连接器Jl包括六十个引脚，其中，
[0052]第一引脚、第二引脚、第十引脚、第二十一引脚接至地信号；
[0053]第三引脚接~第九引脚至USB接口 ；
[0054]第十一引脚~第十六引脚接至JTAG接口(联合测试行动组接口)；
[0055]第十七引脚~第二十引脚、第二十二引脚接至I2S接口(数字音频数据传输总线接口)；
[0056]第二十三引脚、第二十四引脚接至PIO接口(通用输入输出接口)；
[0057]第二十五引脚~第二十八引脚接至UART2接口(通用异步收发传输接口 2)；
[0058]第二十九引脚~第三十引脚接至UARTl接口(通用异步收发传输接口 I);
[0059]第三H^一引脚、 第三十二引脚接至UARTO接口(通用异步收发传输接口 O)；
[0060]第三十三引脚、第三十四引脚接至DB⑶接口(调试串口)；
[0061]第三十五引脚、第三十六引脚接至UART4接口(通用异步收发传输接口 4)；
[0062]第三十七引脚~第四十二引脚接至SPX接口(串行外围设备接口)；
[0063]第四十三引脚接至VRTC接口(实时时钟电压接口)；
[0064]第四十四引脚接至BZR接口(蜂鸣器接口)；
[0065]第四十五引脚、第四十六引脚接至I2C接口(串行通讯总线接口)；
[0066]第四十七引脚~第五十三引脚接至MCI接口(SD卡接口)；
[0067]第五十四引脚接至AVDDT接口(网络电压接口)；
[0068]第五十五引脚、第五十六引脚接至LED接口(发光二极管接口)；
[0069]第五十七引脚、第五十八引脚接至TPTX接口(百兆网络发送接口)；
[0070]第五十九引脚、第六十引脚接至TPRX接口(百兆网络接收接口)。
[0071]连接器J2包括六十个引脚，其中，
[0072]第一引脚、第三十三引脚、第四十五引脚、第四十六引脚接至地信号；
[0073]第二引脚接至nRESET接口(复位接口)；
[0074]第三引脚~第三十一引脚接至EBI接口(外部总线接口)；
[0075]第三十二引脚接至EXT_IRQ接口(外部中断接口)；
[0076]第三十四引脚~第三十六引脚接至TIOA接口(定时器接口)；
[0077]第三十七引脚、第三十八引脚接至UART3接口(通用异步收发传输接口 3)；
[0078]第三十九引脚、第四十引脚接至UART5接口(通用异步收发传输接口 5);
[0079]第四十一引脚~第四十四引脚接至ADC接口(模数转换接口)；
[0080]第四十七引脚~第五十七引脚接至CSI接口(图像传感器接口)；
[0081]第五十八引脚~第六十引脚接至VD接口(电源接口)。
[0082]参见图3以及图4，两图示出了 J1、J2连接器的引脚电路图。
[0083]Jl引脚定义:
[0084]
【权利要求】
1.新型核心板，其包括核心板本体，其特征在于，该核心板本体设有CPU和连接于CPU的RTC、NandFlash存储器、Sadram存储器、DataFlash存储器、电源模块、DM9161网络芯片以及与底板接口的连接器Jl和连接器J2。
2.如权利要求1所述的新型核心板，其特征在于，其中，CPU为AtmelAT91SAM9260。
3.如权利要求1所述的新型核心板，其特征在于，其中，Sadram存储器由两片16位数据宽度的SDRAM存储器并联为32位数据宽度的SDRAM。
4.如权利要求1所述的新型核心板，其特征在于，连接器Jl包括六十个引脚，其中， 第一引脚、 第二引脚、第十引脚、第二十一引脚接至地信号； 第三引脚接~第九引脚至USB接口 ； 第十一引脚~第十六引脚接至JTAG接口 ； 第十七引脚~第二十引脚、第二十二引脚接至I2S接口 ； 第二十三引脚、第二十四引脚接至PIO接口 ； 第二十五引脚~第二十八引脚接至UART2接口 ； 第二十九引脚~第三十引脚接至UARTl接口 ； 第三H^一引脚、第三十二引脚接至UARTO接口 ； 第三十三引脚、第三十四引脚接至DB⑶接口 ； 第三十五引脚、第三十六引脚接至UART4接口 ； 第三十七引脚~第四十二引脚接至SPX接口 ； 第四十三引脚接至VRTC接口 ； 第四十四引脚接至BZR接口 ； 第四十五引脚、第四十六引脚接至I2C接口 ； 第四十七引脚~第五十三引脚接至MCI接口 ； 第五十四引脚接至AVDDT接口 ； 第五十五引脚、第五十六引脚接至LED接口 ； 第五十七引脚、第五十八引脚接至TPTX接口 ； 第五十九引脚、第六十引脚接至TPRX接口。
5.如权利要求1所述的新型核心板，其特征在于，连接器J2包括六十个引脚，其中， 第一引脚、第三十三引脚、第四十五引脚、第四十六引脚接至地信号； 第二引脚接至nRESET接口 ； 第三引脚~第三十一引脚接至EBI接口 ； 第三十二引脚接至EXT_IRQ接口 ； 第三十四引脚~第三十六引脚接至TIOA接口 ； 第三十七引脚、第三十八引脚接至UART3接口 ； 第三十九引脚、第四十引脚接至UART5接口 ； 第四十一引脚~第四十四引脚接至ADC接口 ； 第四十七引脚~第五十七引脚接至CSI接口 ； 第五十八引脚~第六十引脚接至VD接口。
【文档编号】G06F1/16GK203480374SQ201320559030
【公开日】2014年3月12日 申请日期:2013年9月9日 优先权日:2013年9月9日
【发明者】楼斌 申请人:杭州启扬智能科技有限公司