分段线性神经元建模的制作方法

技术特征：

1.一种用于在神经处理单元系统中实现多个神经元模型的组合的方法，包括：

将从所述多个神经元模型中选择的第一神经元模型的参数加载到第一神经处理单元中；

至少部分地基于所述第一神经元模型的所述参数来确定所述第一神经处理单元的第一状态；以及

至少部分地基于所述第一神经元模型的所述参数并且基于所述第一状态来确定所述第一神经处理单元的第二状态；

将第二神经元模型的参数加载到所述第一神经处理单元中；以及

至少部分地基于所述第二神经元模型的所述参数和所述第二状态来确定所述第一神经处理单元的第三状态，

其中所述第一神经处理单元的所述第一状态、第二状态和第三状态是通过膜电位和恢复电流来定义的。

2.根据权利要求1所述的方法，还包括更新所述多个神经元模型。

3.根据权利要求1所述的方法，其中加载所述第二神经元模型的所述参数是响应于配置事件的。

4.根据权利要求3所述的方法，其中所述配置事件包括对所述神经处理单元系统或所述第一神经处理单元中的至少一者上电。

5.根据权利要求1所述的方法，其中所述第二神经元模型至少部分地被配置成产生振荡。

6.根据权利要求1所述的方法，其中加载所述第二神经元模型的所述参数是至少部分地基于以下至少一者的：状态条件、时间条件或触发，其中所述触发位于所述第一神经处理单元的外部。

7.根据权利要求1所述的方法，还包括：

将从所述多个神经元模型中选择的第二神经元模型的参数加载到第二神经处理单元中；以及

至少部分地基于所述第二神经元模型的所述参数来确定所述第二神经处理单元的状态。

8.根据权利要求7所述的方法，其中所述第一神经元模型和所述第二神经元模型表示不同类型的神经元。

9.根据权利要求1所述的方法，其中加载所述第一神经元模型的所述参数包括：从存储器获取所述第一神经元模型的所述参数的至少一部分。

10.根据权利要求9所述的方法，其中所述存储器的至少一部分位于所述第一神经处理单元的本地。

11.根据权利要求9所述的方法，其中所述存储器的至少一部分是高速缓存存储器。

12.根据权利要求9所述的方法，其中加载所述第一神经元模型的所述参数还包括：在所述存储器中访问与所述第一神经元模型相关联的存储器块。

13.根据权利要求12所述的方法，其中所述存储器块是由指向所述存储器块中的存储器地址的指针来指定的。

14.根据权利要求1所述的方法，其中所述多个神经元模型包括以下至少一者：Izhikevich简单模型、指数积分激发(EIF)模型、FitzHugh-Nagumo模型、四次模型或者固有电导模型。

15.一种用于在神经处理单元系统中实现多个神经元模型的组合的装置，包括：

处理系统，所述处理系统被配置成：

将从所述多个神经元模型中选择的第一神经元模型的参数加载到第一神经处理单元中；

至少部分地基于所述第一神经元模型的所述参数来确定所述第一神经处理单元的第一状态；以及

至少部分地基于所述第一神经元模型的所述参数并且基于所述第一状态来确定所述第一神经处理单元的第二状态；

将第二神经元模型的参数加载到所述第一神经处理单元中；以及

至少部分地基于所述第二神经元模型的所述参数和所述第二状态来确定所述第一神经处理单元的第三状态，

其中所述第一神经处理单元的所述第一状态、第二状态和第三状态是通过膜电位和恢复电流来定义的；以及

耦合到所述处理系统的存储器。

16.根据权利要求15所述的装置，其中所述处理系统还被配置成更新所述多个神经元模型。

17.根据权利要求15所述的装置，其中所述处理系统被配置成：响应于配置事件而加载所述第二神经元模型的所述参数。

18.根据权利要求17所述的装置，其中所述配置事件包括对所述神经处理单元系统或所述第一神经处理单元中的至少一者上电。

19.根据权利要求15所述的装置，其中所述第二神经元模型至少部分地被配置成产生振荡。

20.根据权利要求15所述的装置，其中所述处理系统被配置成：至少部分地基于状态条件、时间条件或触发中的至少一者来加载所述第二神经元模型的所述参数，其中所述触发位于所述第一神经处理单元的外部。

21.根据权利要求15所述的装置，其中所述处理系统还被配置成：

将从所述多个神经元模型中选择的第二神经元模型的参数加载到第二神经处理单元中；以及

至少部分地基于所述第二神经元模型的所述参数来确定所述第二神经处理单元的状态。

22.根据权利要求21所述的装置，其中所述第一神经元模型和所述第二神经元模型表示不同类型的神经元。

23.根据权利要求15所述的装置，其中所述处理系统被配置成：通过从所述存储器获取所述第一神经元模型的所述参数的至少一部分来加载所述第一神经元模型的所述参数。

24.根据权利要求23所述的装置，其中所述存储器的至少一部分位于所述第一神经处理单元的本地。

25.根据权利要求23所述的装置，其中所述存储器的至少一部分是高速缓存存储器。

26.根据权利要求23所述的装置，其中所述处理系统被配置成：通过在所述存储器中访问与所述第一神经元模型相关联的存储器块来加载所述第一神经元模型的所述参数。

27.根据权利要求26所述的装置，其中所述存储器块是由指向所述存储器块中的存储器地址的指针来指定的。

28.根据权利要求15所述的装置，其中所述多个神经元模型包括以下至少一者：Izhikevich简单模型、指数积分激发(EIF)模型、FitzHugh-Nagumo模型、四次模型或者固有电导模型。

29.一种用于在神经处理单元系统中实现多个神经元模型的组合的装置，包括：

用于将从所述多个神经元模型中选择的第一神经元模型的参数加载到神经处理单元中的装置；

用于至少部分地基于所述第一神经元模型的所述参数来确定所述神经处理单元的第一状态的装置；以及

用于至少部分地基于所述第一神经元模型的所述参数并且基于所述第一状态来确定所述神经处理单元的第二状态的装置；

用于将第二神经元模型的参数加载到所述神经处理单元中的装置；以及

用于至少部分地基于所述第二神经元模型的所述参数和所述第二状态来确定所述神经处理单元的第三状态的装置，

其中所述神经处理单元的所述第一状态、第二状态和第三状态是通过膜电位和恢复电流来定义的。

30.一种用于在神经处理单元系统中实现多个神经元模型的组合的计算机程序产品，包括计算机可读存储设备，所述计算机可读存储设备具有可执行以进行以下操作的指令：

将从所述多个神经元模型中选择的神经元模型的参数加载到神经处理单元中；

至少部分地基于所述神经元模型的所述参数来确定所述神经处理单元的第一状态；以及

至少部分地基于所述神经元模型的所述参数并且基于所述第一状态来确定所述神经处理单元的第二状态；

将第二神经元模型的参数加载到所述神经处理单元中；以及

至少部分地基于所述第二神经元模型的所述参数和所述第二状态来确定所述神经处理单元的第三状态，

其中所述神经处理单元的所述第一状态、第二状态和第三状态是通过膜电位和恢复电流来定义的。