自适应输出超低静态电流的低压差线性稳压器的制造方法
【技术领域】
[0001]本发明涉及大规模集成电路，低压低功耗电路，低压差线性稳压器(LDO)。具体讲，涉及自适应输出超低静态电流的低压差线性稳压器。
【背景技术】
[0002]现代高速发展的电源管理单元需要许多的电压调制器来对每个功能模块来供电。对于高性能、高灵敏度的数模或者混合信号的模块，低压差线性稳压器(LDO)是非常理想的选择。但是在驱动数百Pf的负载电容情况下，LDO能够保持稳定是很不容易的。无输出电容LDO(OCL-LDO)的研宄是非常热门的方向，因为它能够降低芯片上数百个I/O pad的连线之间的寄生电容对芯片内部的影响。
[0003]另外对于手机电池这类便携式的单元，低静态供电电流时非常关键的，因为它可延长电池的寿命。无输出电容LDO可以对电池的静态功耗和LDO的环路稳定性以及暂态响应等性能进行折中考虑。
【发明内容】
[0004]为克服现有技术的不足，提供一种自适应输出超低静态电流的LD0。该LDO电路可以在宽范围的负载情况下保持高度稳定，尤其是在无负载情况下，具有超低的静态电流和快速响应的特点。本发明采取的技术方案是:自适应输出超低静态电流的低压差线性稳压器，由两个增益放大级、两个CMOS功率晶体管回路、一个反馈回路、减小过冲回路和一个频率补偿回路组成。输入信号由第一增益放大级的反相输入端输入后依次经第二放大级、第一 CMOS功率晶体管回路输出；第一增益放大级的输出还通过第二 CMOS功率晶体管回路直接输出到第一 CMOS功率晶体管回路输出端；反馈回路连接在第一增益放大级的同相输入端、第一 CMOS功率晶体管回路输出端之间；频率补偿回路连接在第一增益放大级的输出端、第一CMOS功率晶体管回路输出端之间；减小过冲回路连接到第一CMOS功率晶体管回路输出端。
[0005]所述LDO具体结构为:由第一至第十四PMOS晶体管M10、M11、M12、M15、M16、M101、M21、M22、M131、M23、M26、M27、MP1、MP2 以及第一至第十六 NMOS 晶体管 M13、M14、M132、M133、M17、M18、M171、M181、M19、M20、M24、M25、M28、M31、M321、M322 共 30 个 MOS 晶体管、四个电容即补偿电容Ca、Cm、Cz、CL以及五个电阻即电阻Rl、R2、Rm、Rz、RL共同构成；其中:
[0006]第一至第十四PMOS 晶体管 M10、M11、M12、M15、M16、M101、M21、M22、M23、M26、M27、MPUMP2的源极共同接供电电源VDD ;除了第二至第三PMOS晶体管M11、M12外，第一、第四至第十四 PMOS 晶体管 M10、M15、M16、M101、M21、M22、M23、M26、M27、MP1、MP2 的衬底端接供电电源VDD ;第一至第八、第^^一至第十四、第十六NMOS晶体管M13、M14、M132、M133、M17、M18、M171、M181、M24、M25、M28、M31、M322的源极共同接地GND ;第一至第十六NMOS晶体管M13、M14、M132、M133、M17、M18、M171、M181、M19、M20、M24、M25、M28、M31、M321、M322 的衬底端接地GND ；
[0007]第一 PMOS晶体管MlO的栅极共同接第一偏置电压Vbl、漏极接第二至第三PMOS晶体管M11、M12的源极和衬底以及第四PMOS晶体管M15的漏极；第六PMOS晶体管M10、M101的栅极共同接第一偏置电压Vbl ;第一至第二 PMOS晶体管M11、M12的栅极分别接共模输入电压Vcm和参考基准电压Vref端；第一 PMOS晶体管Mll、第一、第五NMOS晶体管M13、M17的漏极、第七NMOS晶体管M171的栅极共同接第九NMOS晶体管M19的源极；第二 PMOS晶体管M12、第二 NMOS晶体管M14、第六NMOS晶体管M18的漏极、第八NMOS晶体管M181的栅极、第一电容Ca的左端共同接第十NMOS晶体管M20的源极；
[0008]第七NMOS晶体管M171的漏极、第九NMOS晶体管M19的栅极共同接第一电阻Rl的下端；第八NMOS晶体管M181的漏极、第十NMOS晶体管M20的栅极共同接第二电阻R2的下端；第一至第二电阻Rl、R2的上端共同接第六PMOS晶体管MlOl的漏极；第七至第八PMOS晶体管M21、M22的栅极、第七PMOS晶体管M21的漏极共同接第十NMOS晶体管M19的漏极；第九至第十PMOS晶体管M131、M23、第十三PMOS晶体管MPl的栅极共同接第十NMOS晶体管M20、第八PMOS晶体管M22的漏极；第一至第四NMOS晶体管M13、M14、M132、M133的栅极共同接第九PMOS晶体管M131、第四NMOS晶体管M132的漏极；第五至第六、第十三NMOS晶体管M17、M18、M28的栅极、第三电阻Rm的左端共同接第二偏置电压Vb2 ；
[0009]第^^一至第十二 NMOS晶体管M24、M25的栅极共同接第i^一 NMOS晶体管M24、第十PMOS晶体管M23的漏极；第十二 NMOS晶体管M25、第^^一 PMOS晶体管M26的漏极、第二电容Cm的上端共同接第十四PMOS晶体管MP2的栅极；第^^一至第十二 PMOS晶体管M26、M27的栅极共同接第十二 PMOS晶体管M27、第十三NMOS晶体管M28的漏极；第十三PMOS晶体管MPl的漏极、第四电阻Rz的上端、第第十四NMOS晶体管M31的漏极、负载电容CL的上端、负载电阻RL的上端共同接输出端VOUT ;第三电容Cz的上端接地四电阻Rz的下端、下端接地；第十四NMOS晶体管M31的栅极、第二电容Cm的下端共同接第三电阻Rm的右端；第十五NMOS晶体管M321的栅极和漏极共同接第十四PMOS晶体管MP2的漏极；第十六NMOS晶体管M322的栅极和漏极、第十五NMOS晶体管M321的源极共同接共模反馈电压Vcm。
[0010]与已有技术相比，本发明的技术特点与效果:
[0011]在低压低功耗Uw)条件下，该超低静态电流的LDO能够驱动宽范围的负载电容(数百PF)，同时具有低的静态电流和更快的响应速度。
【附图说明】
[0012]图1超低静态电流的LDO的拓扑图
[0013]图2超低静态电流的LDO的实施方式原理图
【具体实施方式】
[0014]近些年关于OCL-LDO的研宄大多有低静态电流方向和快速响应方向。本发明可以提出一款超低静态电流、快速响应、并且需要很小负载电流的0CL-LD0。该LDO采用自适应功率晶体管技术。当驱动较大的负载电流时候，这个OCL-LDO可以实现从两级结构到三级结构的转换。另外它还可以在宽范围的负载情况下保持高度稳定，尤其是在无负载情况下，具有超低的静态电流。
[0015]本发明提出了一种自适应输出超低静态电流的LD0，所述LDO由两个增益放大级、两个CMOS功率晶体管回路、一个反馈回路、减小过冲回路和一个频率补偿回路组成。两个增益放大级分别是:跨导增益输入级Avl、第二高增益级Av2。两个CMOS功率晶体管回路分别是:跨导增益级MPl和跨导增益级MP2。
[0016]具体的实施电路原理图如下:
[0017]两个增益放大级分别是第一增益放大级(包括第一至第二、第六、第七至第八PMOS 晶体管 M11、M12、M101、M21 和 M22，第五至第十 NMOS 晶体管 M17、M18、M171、M181、M19和M20，第一至第二电阻R1、R2。);第二增益放大级(包括第十至第十二 PMOS晶体管M23、M26和M27，第十至第十三NMOS晶体管M24、M25和M28。)。两个CMOS功率晶体管回路分别是:第一 CMOS功率晶体管回路(包括第十三PMOS晶体管MPl);第二 CMOS功率晶体管回路(包括第十四PMOS晶体管MP2)。反馈回路包括:第十五至第十六NMOS晶体管M321、M322，第二 PMOS晶体管M12。频率补偿回路包括:第十NMOS晶体管M20，第一、第三电容Ca、Cz以及第四电阻Rz。减小过冲回路包括:第十四NMOS晶体管M31，第二电容Cm以及第三电阻Rm0
[0018]所述LDO 由第一至第十四 PMOS 晶体管 M10、Mil, M12、M15、M16、MlOU M21、M22、M131、M23、M26、M27、MP1、MP2 以及第一至第十六 NMOS 晶体管 M13、M14、M132、M133、M17、M18、M171、M181、M19、M20、M24、M25、M28、M31、M321、M322 共 30 个 MOS 晶体管、四个电容即补偿电容Ca、Cm、Cz、CL以及五个电阻即电阻Rl、R2、Rm、Rz、RL共同构成；其中:
[0019]第一至第十四PMOS 晶体管 M10、M11、M12、M15、M16、M101、M21、M22、M23、M26、M27、MPUMP2的源极共同接供电电源VDD ;除了第二至第三PMOS晶体管M11、M12外，第一、第四至第十四 PMOS 晶体管 M10、M15、M16、M101、M21、M22、M23、M26、M27、MP1、MP2 的衬底端接供电电源VDD ;第一至第八、第^^一至第十四、第十六NMOS晶体管M13、M14、M132、M133、M17、M18、M171、M181