对集成电路中的数字电路模块进行验证的方法和系统的制作方法
【专利摘要】本发明涉及一种对集成电路中的数字电路模块进行验证的方法和系统。所述方法包括：将为与所述数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码；对所述数字电路模块进行仿真，将所述机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中；所述集成电路的中央处理单元经由所述数据通路从所述存储器中读取所述机器码并执行。本发明可以对数字电路模块进行验证，并且不需要专门为该模块建立专门的验证测试用例，省时省力，缩短开发周期。
【专利说明】对集成电路中的数字电路模块进行验证的方法和系统
【技术领域】
[0001 ] 本发明涉及集成电路验证领域，尤其涉及一种对集成电路中的数字电路模块进行验证的方法和系统。
【背景技术】
[0002]验证工作是集成电路设计过程中极其关键的环节之一，验证工作用于检验集成电路的设计是否实现了设计规范描述的功能和时序，验证工作还用于验证设计规范描述的功能是否合理，为保证电路设计的正确且合理，验证工作变得越来越重要。随着设计规模的不断扩大，对验证方法的要求也越来越多，除了要求验证的质量外，还要求验证的方法具有高效性。一般地，在较大规模的专用集成电路(Application Specific IntegratedCircuits,简称:ASIC)、片上系统(System on Chip,简称:SoC)、知识产权(IntellectualProperty，简称:IP)模块等的设计过程中，验证工作通常要占整个设计周期的70%甚至更多。
[0003]为了对集成电路中的数字电路模块进行验证，通常采取如下的验证方法:验证人员对数字电路模块进行仿真，对数字电路模块和仿真的数字电路模块输入相同的数据，将二者输出的数据做比较。该验证方法需要专门为数字电路模块建立专门的测试用例，费时费力，延长了开发周期。
【发明内容】
[0004]本发明提供一种对集成电路中的数字电路模块进行验证的方法和系统，用以实现对数字电路模块进行验证，并且不需要专门为该模块建立专门的验证测试用例，省时省力，缩短开发周期。
[0005]本发明提供一种对集成电路中的数字电路模块进行验证的方法，包括:
[0006]将为与所述数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码；
[0007]对所述数字电路模块进行仿真，将所述机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中；
[0008]所述集成电路的中央处理单元经由所述数据通路从所述存储器中读取所述机器码并执行。
[0009]本发明还提供一种对集成电路中的数字电路模块进行验证的系统，包括:
[0010]编译器，用于将为与所述数字电路模块在同一条数据通路中的其他模块设计的验证测试用例进行编译，得到机器码；
[0011]电路模拟器，用于对所述数字电路模块进行仿真，将所述机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中，以便所述集成电路的中央处理单元经由所述数据通路从所述存储器中读取所述机器码并执行。
[0012]在本发明实施例中，采用为同一条数据通路中的其他模块设计的验证测试用例来验证数字电路模块，不需要专门为数字电路模块设计测试用例，省时省力，缩短了开发周期。
【专利附图】
【附图说明】
[0013]图1为本发明对集成电路中的数字电路模块进行验证的系统第一实施例的结构示意图；
[0014]图2为本发明对集成电路中的数字电路模块进行验证的方法第一实施例的流程示意图；
[0015]图3为本发明对集成电路中的数字电路模块进行验证的系统第二实施例的结构示意图；
[0016]图4为本发明对集成电路中的数字电路模块进行验证的方法第二实施例的流程示意图。
【具体实施方式】
[0017]下面结合说明书附图和【具体实施方式】对本发明作进一步的描述。
[0018]如图1所示，为本发明对集成电路中的数字电路模块进行验证的系统第一实施例的结构示意图，该系统可以包括编译器11和电路模拟器12。
[0019]其中，编译器11用于将为与数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码；电路模拟器12用于对数字电路模块进行仿真，将机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中，以便集成电路的中央处理单元经由数据通路从存储器中读取机器码并执行。
[0020]其中，各个模块通过数据总线连接形成的数据传送路径称为数据通路。
[0021]该系统的工作过程如下:如图2所示，为本发明对集成电路中的数字电路模块进行验证的方法第一实施例的流程示意图，该方法可以包括如下步骤:
[0022]步骤21、编译器11将为与数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码；
[0023]其中，为其他模块设计的验证测试用例可以用c语言编写；当数据通路中其他模块很多时，验证测试用例的数量可以有上千个；
[0024]步骤22、电路模拟器12对数字电路模块进行仿真，将机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中；
[0025]可选地，电路模拟器12可以采用verilog语言对数字电路模块进行仿真；
[0026]步骤23、集成电路的中央处理单元经由数据通路从存储器中读取机器码并执行；
[0027]如果中央处理单元能够按照验证测试用例执行，说明数字电路模块正确，否则说明数字电路模块错误。
[0028]在本实施例中，采用为其他模块设计的验证测试用例来验证数字电路模块，不需要专门为数字电路模块设计测试用例，省时省力，缩短了开发周期。
[0029]可选地，当数据通路中还包括加扰模块时，图2所示系统中还可以包括加扰模拟器，与电路模拟器连接，用于对加扰模块进行仿真，将电路模拟器输出的机器码再采用仿真的加扰模块进行加扰处理，将处理后的机器码保存到存储器中。[0030]相应地，图2所示步骤22中“将处理后的机器码保存到存储器中”之前还可以包括:对加扰模块进行仿真，将机器码采用仿真的加扰模块进行加扰处理。
[0031]如图3所示，为本发明对集成电路中的数字电路模块进行验证的系统第二实施例的结构示意图，在本实施例中，该数字电路模块具体可以为加扰模块，该系统可以包括编译器11和加扰模拟器13，其中，编译器11用于将为与加扰模块在同一条数据通路中的其他模块设计的验证测试用例进行编译，得到机器码；加扰模拟器13用于对加扰模块进行仿真，将机器码采用仿真的加扰模块进行处理，将处理后的机器码保存到存储器中，以便集成电路的中央处理单元经由数据通路从存储器中读取机器码并执行。
[0032]本实施例的工作过程如下:如图4所示，为本发明对集成电路中的数字电路模块进行验证的方法第二实施例的流程示意图，该方法可以包括如下步骤:
[0033]步骤41、编译器11将为与加扰模块在同一条数据通路中的其他模块设计的验证测试用例进行编译，得到机器码；
[0034]步骤42、加扰模拟器13对加扰模块进行仿真，将机器码采用仿真的加扰模块进行处理，将处理后的机器码保存到存储器中；
[0035]步骤43、集成电路的中央处理单元经由数据通路从存储器中读取机器码并执行。
[0036]在本实施例中，采用为同一条数据通路中的其他模块设计的验证测试用例来验证数字电路模块，不需要专门为数字电路模块设计测试用例，省时省力，缩短了开发周期。
[0037]可选地，为了提高验证的全面性，图3所示系统还可以包括随机信号发生器31和系统配置器32。其中，随机信号发生器31用于产生随机的加扰参数；系统配置器32用于采用随机的加扰参数对集成电路中的加扰模块和仿真的加扰模块进行配置。
[0038]相应地，在图4所示流程示意图中，还可以包括如下步骤:产生随机的加扰参数，采用随机的加扰参数对集成电路中的加扰模块和仿真的加扰模块进行配置。可选地，该步骤可以在系统上电时执行，这样，每次上电时，产生的加扰参数不同，从而可以验证不同加扰参数时加扰模块的正确性。
[0039]最后应说明的是:以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围。
【权利要求】
1.一种对集成电路中的数字电路模块进行验证的方法，其特征在于，包括: 将为与所述数字电路模块在同一条数据通路中的其他模块的验证测试用例进行编译，得到机器码； 对所述数字电路模块进行仿真，将所述机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中； 所述集成电路的中央处理单元经由所述数据通路从所述存储器中读取所述机器码并执行。
2.根据权利要求1所述的方法，其特征在于，所述数据通路中还包括加扰模块，所述将处理后的机器码保存到存储器中之前还包括: 对所述加扰模块进行仿真，将所述机器码采用仿真的加扰模块进行加扰处理。
3.根据权利要求1所述的方法，其特征在于，所述数字电路模块具体为加扰模块，所述仿真的数字电路模块具体为仿真的加扰模块。
4.根据权利要求3所述的方法，其特征在于，还包括: 产生随机的加扰参数； 采用所述随机的加扰参数对所述集成电路中的所述加扰模块和所述仿真的加扰模块进行配置。
5.一种对集成电路中的数字电路模块进行验证的系统，其特征在于，包括: 编译器，用于将为与所述数字电路模块在同一条数据通路中的其他模块设计的验证测试用例进行编译，得到机器码； 电路模拟器，用于对所述数字电路模块进行仿真，将所述机器码采用仿真的数字电路模块进行处理，将处理后的机器码保存到存储器中，以便所述集成电路的中央处理单元经由所述数据通路从所述存储器中读取所述机器码并执行。
6.根据权利要求5所述的系统，其特征在于，所述数据通路中还包括加扰模块，所述系统还包括: 加扰模拟器，用于对所述加扰模块进行仿真，将所述机器码采用仿真的加扰模块进行加扰处理，将处理后的机器码保存到存储器中。
7.根据权利要求5所述的系统，其特征在于，所述数字电路模块具体为加扰模块，所述电路模拟器具体为加扰模拟器，所述仿真的数字电路模块具体为仿真的加扰模块。
8.根据权利要求7所述的系统，其特征在于，还包括: 随机信号发生器，用于产生随机的加扰参数； 系统配置器，用于采用所述随机的加扰参数对所述集成电路中的所述加扰模块和所述仿真的加扰模块进行配置。
【文档编号】G06F17/50GK103714219SQ201410004970
【公开日】2014年4月9日 申请日期:2014年1月6日 优先权日:2014年1月6日
【发明者】冯秀丽, 陈世柱 申请人:北京昆腾微电子有限公司