专利名称：应用于集成电路的物理设计验证的方法及其装置的制作方法
技术领域：
本发明是关于集成电路设计的验证方法与装置，尤其是关于应用于集成电路的物 理设计验证的方法及其装置。
背景技术：
集成电路制造技术的不断进步使得集成电路芯片的最小尺寸也一直下降。然于， 在缩小芯片尺寸趋势的物理设计中，更需要考虑制造能力(manufacturability)对集成电 路芯片所造成合格率(yield)和可靠性(reliability)的影响。据此，除了在物理的集成 电路芯片制作完成后的测试及验证阶段，集成电路的物理设计验证亦为电路设计流程中重要的一环。在各种集成电路的物理设计验证中，物理设计验证的步骤是确认一集成电路设 计是否符合所有流程规则。几何设计规则藉由检查一电路的最终布局的相对位置或语法 (syntax)确保所述电路得以正确地制造。然而，功能正确性检验将由可操纵电路作动及其 行为的仿真器(simulator)和验证器(verifier)协助完成。电气规则检查(electrical rule check)或设计规则检查(design rule check)则用于处理布局语法及复杂行为分析。 电气规则为一电路的相关属性规定，其可藉由几何及连接关系决定。在各种集成电路的物理设计验证的软件或硬件中，布局对比原理图(layout versus schematic,LVS)软件是用于对比一集成电路的原始电路网表及所述电路的图形数 据系统是否一致。所述布局对原理图软件首先根据所述电路的图形数据系统产生一布局电 路网表，并针对所述原始电路网表及所述布局电路网表加以对比。若对比结果不一致，则 电路设计人员可根据对比结果修改所述电路的布局及绕线，亦即产生一更新的图形数据系 统，再重新对比所述原始电路网表及所述更新的图形数据系统。然而，不论是电路设计人员根据一集成电路的原始电路网表产生所述集成电路的 布局图，或是根据布局对比原理图软件所提供的对比结果修改所述集成电路的布局图，皆 有可能在布局图的制作过程中将两个不同信号网络的电路连接在一起，此种错误即称的为 电路短路。常见的电路短路形式包含供电网络和接地网络的短路，然而电路短路可包含各 种信号网络的误接，而不局限于供电网络和接地网络的短路。由于集成电路的电路短路是发生于集成电路的布局图内，故较难以以人工方式寻 找短路所发生的位置。据此，为解决集成电路的电路短路，现行存在一种物理设计验证的软 件以寻找集成电路内的短路位置。图1显示一现有的集成电路的短路位置搜寻方法的流程 图。在步骤102，根据使用者设定的编辑档案或是电路布局的数据文件输入一集成电路的虚 拟文字，并进入步骤104。在步骤104，根据所述集成电路内的虚拟文字定位所述集成电路 内的可能短路位置。图2显示一集成电路的电路短路的局部示意图。如图2所示，所述集成电路200 包含元件202、204和206，其中所述元件202、204和206各包含四个输出/入端。所述元 件202、204和206是由一供电网络和一接地网络串联，而一金属线250是横跨所述供电网络和所述接地网络而造成电路短路。若应用图1所示现有的集成电路短路位置的搜寻方法于图2的集成电路200。在 步骤102，使用者于端点A输入一供电网络VDD，并于端点B输入一接地网络VSS。在步骤 104，根据所述集成电路200内的虚拟文字VDD和VSS定位所述集成电路内的可能短路位置。然而，现有的集成电路短路位置的搜寻方法存在许多缺点。首先，使用者可能提供 错误的集成电路的虚拟文字而造成所述搜寻方法无法提供正确的电路短路位置。其次，使 用者为避免提供错误的集成电路的虚拟文字，可能提供过少的集成电路的虚拟文字，这将 造成现有的集成电路短路位置的搜寻方法耗费大量时间寻找所述短路位置，甚至将难以找 出所述短路位置。据此，业界所需要的是一种有效的方法及其装置，其可大幅压缩搜寻集成电路的 短路位置时所耗费的时间，以使得整个电路设计流程能更有效率。
发明内容
本发明是藉由利用布局对比原理图的对比结果标示一集成电路内的元件的输出/ 入端的虚拟文字，以达到广泛增加集成电路内的虚拟文字的目的。通过所述广泛增加的虚 拟文字可大幅压缩搜寻集成电路的短路位置时所需的时间。本发明提供一种应用于集成电路的物理设计验证的方法，包含下列步骤对比一 集成电路的原始电路网表及所述集成电路的布局资料；以及根据对比结果标示所述集成电 路内的元件的输出/入端的虚拟文字。本发明提供另一种应用于集成电路的物理设计验证的方法，包含下列步骤根据 一集成电路的原始电路网表及所述集成电路的布局数据的对比结果标示所述集成电路内 的元件的输出/入端的虚拟文字；以及根据所述集成电路内的虚拟文字定位所述集成电路 内的可能短路位置。本发明提供一种应用于集成电路的物理设计验证的装置，包含一对比单元和一标 示单元。所述对比单元是对比一集成电路的原始电路网表及所述集成电路的布局资料。所 述标示单元是根据所述对比单元所提供的对比结果标示所述集成电路内的元件的输出/ 入端的虚拟文字。本发明提供另一种应用于集成电路的物理设计验证的装置，包含一标示单元和一 定位单元。所述标示单元是根据一集成电路的原始电路网表及所述集成电路的布局数据的 对比结果标示所述集成电路内的元件的输出/入端的虚拟文字。所述定位单元是根据所述 标示单元所提供的虚拟文字确认所述集成电路内的可能短路位置。上文已经概略地叙述本发明的技术特征，俾使下文的详细描述得以获得较佳了 解。构成本发明的权利要求书权利要求书的其它技术特征将描述于下文。本发明所属技术 领域中具有普通技术人员应可了解，下文揭示的概念与特定实施例可作为基础而相当轻易 地予以修改或设计其它结构或制程而实现与本发明相同的目的。本发明所属技术领域中普 通技术人员亦应可了解，这类等效的构建并无法脱离后附的权利要求书所提出的本发明的 精神和范围。
图1显示一现有的集成电路短路位置的搜寻方法的流程图；图2显示一集成电路的电路短路的局部示意图；图3显示本发明的一实施例的应用于集成电路的物理设计验证的方法的流程图；图4显示根据本发明的一实施例的应用于集成电路的物理设计验证的方法标示 一集成电路的虚拟文字的示意图；图5显示本发明的另一实施例的应用于集成电路的物理设计验证的方法的流程 图；图6显示根据本发明的另一实施例的应用于集成电路的物理设计验证的方法搜 寻一集成电路的短路位置的示意图；图7显示根据本发明的一实施例的应用于集成电路的物理设计验证的装置的示 意图；及图8显示根据本发明的另一实施例的应用于集成电路的物理设计验证的装置的 示意图。
具体实施例方式本发明在此所探讨的方向为一种集成电路的天线效应的检查方法及其装置。为了 能彻底地了解本发明，将在下列的描述中提出详尽的步骤及组成。显然地，本发明的施行并 未限定于电路设计的技术人员所熟悉的特殊细节。另一方面，众所周知的组成或步骤并未 描述于细节中，以避免造成本揭露不必要的限制。本发明的较佳实施例会详细描述如下，然 而除了这些详细描述之外，本发明还可以广泛地施行在其它的实施例中，且本发明的范围 不受限定，其以之后的权利要求书为准。根据本发明的一实施例所提供的应用于集成电路的物理设计验证的方法是藉由 利用布局对比原理图的对比结果标示一集成电路内的元件的输出/入端的虚拟文字，以达 到广泛增加集成电路内的虚拟文字的目的。根据本发明的另一实施例所提供的应用于集成电路的物理设计验证的方法是根 据本发明的一实施例所提供的应用于集成电路的物理设计验证的方法标示所欲搜寻的集 成电路内的虚拟文字，并藉由所述广泛增加的虚拟文字可大幅压缩搜寻集成电路的短路位 置时所需的时间。图3显示本发明的一实施例的应用于集成电路的物理设计验证的方法的流程图。 在步骤302，根据一集成电路的布局数据产生所述集成电路内的元件的输出/入端的数据， 并进入步骤304。在步骤304，对比所述集成电路的原始电路网表及所述集成电路的布局数 据，并进入步骤306。在步骤306，根据对比结果及所述输出/入端的数据标示所述集成电 路内的元件的输出/入端的虚拟文字。在本发明的一实施例中，步骤306是根据所述原始电路网表中所述对比正确的元 件标示其输出/入端的虚拟文字。在本发明的另一实施例中，步骤306是根据所述原始电 路网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对 比正确的元件内的所有输出/入端的虚拟文字。在本发明的又一实施例中，步骤302所产 生的所述输出/入端的数据包含所述元件的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标及所述元件的输出/入端所在的阶层位置。若在图2的集成电路200应用图3所示的应用于集成电路的物理设计验证的方 法。在步骤302，根据所述集成电路200的布局数据产生所述集成电路200内的元件的输出 /入端的数据，亦即所述元件202、204和206的各四个输出/入端的数据。在步骤304，对 比所述集成电路200的原始电路网表及所述集成电路200的布局数据，其中对比结果为所 述元件202、204和206皆为对比正确的元件。在步骤306，根据对比结果及所述输出/入端 的数据标示所述集成电路200内的元件的输出/入端的虚拟文字。由于所述元件202、204 和206皆为对比正确的元件，故其输出/入端亦为正确的数据。据此，所述元件202、204和 206的输出/入端皆标示以相应的虚拟文字。换言之，步骤306是根据所述原始电路网表 中所述对比正确的元件202、204和206的输出/入端C N及所述输出/入端连接的节点 VDD和VSS标示所述集成电路200内的元件的输出/入端的虚拟文字。图4显示根据上述实施例以标示所述集成电路200的虚拟文字的示意图。如图4 所示，所述元件202、204和206的输出/入端C N皆标示其相应的虚拟文字，亦即所述输 出/入端C N连接的节点，其中输出/入端C H是标示VDD，而输出/入端I N是标 示 VSS。图5显示本发明的另一实施例的应用于集成电路的物理设计验证的方法的流程 图。在步骤502，根据一集成电路的布局数据产生所述集成电路内的元件的输出/入端的数 据，并进入步骤504。在步骤504，对比所述集成电路的原始电路网表及所述集成电路的布 局数据，并进入步骤506。在步骤506，根据对比结果及所述输出/入端的数据标示所述集 成电路内的元件的输出/入端的虚拟文字，并进入步骤508。在步骤508，根据所述集成电 路内的虚拟文字定位所述集成电路内的可能短路位置。如图5所示，所述应用于集成电路的物理设计验证的方法是应用图3所示的应用 于集成电路的物理设计验证的方法以搜寻一集成电路的短路位置。在本发明的一实施例 中，步骤506是根据所述原始电路网表中所述对比正确的元件标示其输出/入端的虚拟文 字。在本发明的另一实施例中，步骤506是根据所述原始电路网表中所述对比正确的元件 的所有输出/入端及所述输出/入端连接的节点标示所述对比正确的元件内的所有输出/ 入端的虚拟文字。在本发明的又一实施例中，步骤502所产生的所述输出/入端的数据包 含所述元件的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标及所述元 件的输出/入端所在的阶层位置。在本发明的再一实施例中，步骤508是根据所述输出/ 入端的虚拟文字及外部输入的虚拟文字定位所述集成电路内的可能短路位置。在本发明的 再一实施例中，步骤508是根据一最短路径算法执行。若在图2的集成电路200应用图5所示的应用于集成电路的物理设计验证的方 法。在步骤502至506，所述集成电路200所标示的虚拟文字是如图6所示。如图6所示， 所述元件202、204和206的输出/入端C N皆标示其相应的虚拟文字，其中输出/入端 C H是标示VDD，而输出/入端I N是标示VSS。在步骤508，根据所述集成电路200内的虚拟文字定位所述集成电路200内的可能 短路位置。如图6所示，由于所述输出/入端F、G、L和M皆以标示相应的虚拟文字，故仅需 由所述输出/入端F、G、L和M所构成的信号网络内寻找所述集成电路200内的短路位置。 相较于图2所示的集成电路的电路短路的局部示意图，现有的集成电路短路位置的搜寻方法需于端点A和B之间寻找所述集成电路200内的短路位置。据此，本实施例所提供的应 用于集成电路的物理设计验证的方法可大幅度缩小寻找范围，故可大幅度压缩搜寻集成电 路的短路位置时所需的时间。图7显示根据本发明的一实施例的应用于集成电路的物理设计验证的装置的示 意图。如图7所示，所述装置700包含一搜集单元702、一对比单元704和一标示单元706。 所述搜集单元702是根据一集成电路的布局资料产生所述集成电路内的元件的输出/入端 的数据。所述对比单元704是对比所述集成电路的原始电路网表及所述集成电路的布局资 料。所述标示单元706根据所述对比单元704所提供的对比结果及所述搜集单元702所提 供的所述元件的输出/入端的数据标示所述集成电路内的元件的输出/入端的虚拟文字。在本发明的一实施例中，所述标示单元706是根据所述原始电路网表中所述对比 正确的元件标示其输出/入端的虚拟文字。在本发明的另一实施例中，所述标示单元706 是根据所述原始电路网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接 的节点标示所述对比正确的元件内的所有输出/入端的虚拟文字。在本发明的又一实施例 中，所述搜集单元702所产生的输出/入端的数据包含所述元件的名称、所述元件的输出/ 入端的名称、所述元件的输出/入端的坐标及所述元件的输出/入端所在的阶层位置。以下示例在图2的集成电路的电路短路应用本发明的一实施例的应用于集成电 路的物理设计验证的装置的局部示意图。所述搜集单元702首先根据所述集成电路200的 布局数据产生所述集成电路200内的所述元件204、206及208的输出/入端C N的数据。 其次，所述对比单元704是对比所述集成电路200的原始电路网表及所述集成电路200的 布局资料。接着，所述标示单元706即根据对比结果及所述输出/入端C N的数据标示 所述集成电路200内的所述元件204、206及208的输出/入端C N的虚拟文字。所述标 示的结果即如图4所示。图8显示根据本发明的另一实施例的应用于集成电路的物理设计验证的装置的 示意图。如图8所示，所述装置800包含一搜集单元802、一对比单元804、一标示单元806 和一定位单元808。所述搜集单元802是根据一集成电路的布局资料产生所述集成电路内 的元件的输出/入端的数据。所述对比单元804是对比所述集成电路的原始电路网表及所 述集成电路的布局资料。所述标示单元806根据所述对比单元804所提供的对比结果及所 述搜集单元802所提供的所述元件的输出/入端的数据标示所述集成电路内的元件的输出 /入端的虚拟文字。所述定位单元808是根据所述标示单元806所提供的虚拟文字定位所 述集成电路内的可能短路位置。如图8所示，所述应用于集成电路的物理设计验证的装置是应用图7所示的应用 于集成电路的物理设计验证的装置以搜寻一集成电路的短路位置。在本发明的一实施例 中，所述标示单元806是根据所述原始电路网表中所述对比正确的元件标示其输出/入端 的虚拟文字。在本发明的另一实施例中，所述标示单元806是根据所述原始电路网表中所 述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对比正确的元 件内的所有输出/入端的虚拟文字。在本发明的又一实施例中，所述搜集单元802所产生 的输出/入端的数据包含所述元件的名称、所述元件的输出/入端的名称、所述元件的输出 /入端的坐标及所述元件的输出/入端所在的阶层位置。在本发明的再一实施例中，所述定 位单元808是根据所述标示单元806所提供的虚拟文字及外部输入的虚拟文字定位所述集成电路内的可能短路位置。在本发明的再一实施例中，所述定位单元808是根据一最短路 径算法操作。以下示例在图2的集成电路的电路短路应用本发明的一实施例的应用于集成电 路的物理设计验证的装置的局部示意图。类似于图7的标示集成电路的虚拟文字的装置， 所述搜集单元802、所述对比单元804和所述标示单元806是共同运行以标示所述集成电 路200内的元件C N的输出/入端的虚拟文字。所述定位单元808即根据所述标示单元 806所提供的虚拟文字定位所述集成电路200内的短路位置250。图7及图8所示的装置皆可以硬件方式实现，亦可以软件利用一硬件实现。例如， 可藉由一计算机执行一软件程序而实现所述装置。综上所述，本发明的一实施例所提供的应用于集成电路的物理设计验证的方法及 其装置是利用布局对比原理图的对比结果标示一集成电路内各元件的输出/入端的虚拟 文字，其中根据所述布局对比原理图的对比结果所标示的各元件的输出/入端的虚拟文字 的数量可远多于现有技术的手动输入集成电路的虚拟文字。再者，本发明的另一实施例所 提供的应用于集成电路的物理设计验证的方法及其装置是根据本发明的一实施例所提供 的应用于集成电路的物理设计验证的方法及其装置，利用所述集成电路的虚拟文字寻找所 述集成电路的短路位置。由于本发明可提供远较多于现有技术的集成电路的虚拟文字，故 本发明的方法及其装置可大幅度缩减所需寻找短路位置的区块，进而达到大幅度压缩搜寻 集成电路的短路位置时所需的时间的目的。本发明的技术内容及技术特点已揭示如上，然而熟悉本领域的技术人员仍可能基 于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范 围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为本专利 申请权利要求所涵盖。
权利要求
1.一种应用于集成电路的物理设计验证的方法，其特征在于包含下列步骤对比一集成电路的原始电路网表及所述集成电路的布局资料；及根据对比结果标示所述集成电路内的元件的输出/入端的虚拟文字。
2.根据权利要求1所述的方法，其特征在于，其中所述标示步骤是根据所述原始电路 网表中所述对比正确的元件标示所述集成电路输出/入端的虚拟文字。
3.根据权利要求2所述的方法，其特征在于，其中所述标示步骤是根据所述原始电路 网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对比 正确的元件内的所有输出/入端的虚拟文字。
4.根据权利要求1所述的方法，其特征在于，其进一步包含下列步骤根据所述集成电路的布局数据产生所述集成电路内的元件的输出/入端的数据；其中所述标示步骤是根据所述对比结果及所述输出/入端的数据标示所述输出/入端 的虚拟文字。
5.根据权利要求4所述的方法，其特征在于，其中所述输出/入端的数据包含所述元件 的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标及所述元件的输出/ 入端所在的阶层位置。
6.根据权利要求1所述的方法，其特征在于，其进一步包含下列步骤根据所述集成电路内的虚拟文字定位所述集成电路内的可能短路位置。
7.根据权利要求6所述的方法，其特征在于，其中所述集成电路内的虚拟文字包含所 述输出/入端的虚拟文字及外部输入的虚拟文字。
8.根据权利要求6所述的方法，其特征在于，其中所述定位所述集成电路内的可能短 路位置的步骤是根据一最短路径算法执行。
9.一种应用于集成电路的物理设计验证的方法，其特征在于包含下列步骤根据一集成电路的原始电路网表及所述集成电路的布局数据的对比结果标示所述集 成电路内的元件的输出/入端的虚拟文字；及根据所述集成电路内的虚拟文字定位所述集成电路内的可能短路位置。
10.根据权利要求9所述的方法，其特征在于，其中所述标示步骤所述原始电路网表中 所述对比正确的元件标示所述集成电路输出/入端的虚拟文字。
11.根据权利要求10所述的方法，其特征在于，其中所述标示步骤是根据原始电路网 表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对比正 确的元件内的所有输出/入端的虚拟文字。
12.根据权利要求9所述的方法，其特征在于，其进一步包含下列步骤根据所述集成电路的布局数据产生所述集成电路内的元件的输出/入端的数据；其中所述标示步骤是根据所述对比结果及所述输出/入端的数据标示所述输出/入端 的虚拟文字。
13.根据权利要求12所述的方法，其特征在于，其中所述输出/入端的数据包含所述元 件的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标及所述元件的输出 /入端所在的阶层位置。
14.根据权利要求9所述的方法，其特征在于，其中所述集成电路内的虚拟文字包含所 述输出/入端的虚拟文字及外部输入的虚拟文字。
15.根据权利要求9所述的方法，其特征在于，其中所述定位所述集成电路内的可能短 路位置的步骤是根据一最短路径算法执行。
16.一种应用于集成电路的物理设计验证的装置，其特征在于包含一对比单元，对比一集成电路的原始电路网表及所述集成电路的布局资料；及 一标示单元，根据所述对比单元所提供的对比结果标示所述集成电路内的元件的输出 /入端的虚拟文字。
17.根据权利要求16所述的装置，其特征在于，其中所述标示单元是根据所述原始电 路网表中所述对比正确的元件标示所述集成电路输出/入端的虚拟文字。
18.根据权利要求17所述的装置，其特征在于，其中所述标示单元是根据所述原始电 路网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对 比正确的元件内的所有输出/入端的虚拟文字。
19.根据权利要求18所述的装置，其特征在于，其进一步包含一搜集单元，根据所述集成电路的布局资料产生所述集成电路内的元件的输出/入端 的数据，以提供所述标示单元标示所述集成电路内的元件的输出/入端的虚拟文字。
20.根据权利要求19所述的装置，其特征在于，其中所述搜集单元所产生的输出/入端 的数据包含所述元件的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标 及所述元件的输出/入端所在的阶层位置。
21.根据权利要求16所述的装置，其特征在于，其进一步包含一定位单元，根据所述标示单元所提供的虚拟文字定位所述集成电路内的可能短路位置。
22.根据权利要求21所述的装置，其特征在于，其中所述定位单元是根据所述标示单 元所提供的虚拟文字及外部输入的虚拟文字定位所述集成电路内的可能短路位置。
23.根据权利要求21所述的装置，其特征在于，其中所述定位单元是执行一最短路径。
24.一种应用于集成电路的物理设计验证的装置，其特征在于包含一标示单元，根据一集成电路的原始电路网表及所述集成电路的布局数据的对比结果 标示所述集成电路内的元件的输出/入端的虚拟文字；及一定位单元，根据所述标示单元所提供的虚拟文字定位所述集成电路内的可能短路位置。
25.根据权利要求M所述的装置，其特征在于，其中所述标示单元是根据所述原始电 路网表中所述对比正确的元件标示所述集成电路输出/入端的虚拟文字。
26.根据权利要求25所述的装置，其特征在于，其中所述标示单元是根据所述原始电 路网表中所述对比正确的元件的所有输出/入端及所述输出/入端连接的节点标示所述对 比正确的元件内的所有输出/入端的虚拟文字。
27.根据权利要求M所述的装置，其特征在于，其进一步包含一搜集单元，根据所述集成电路的布局资料产生所述集成电路内的元件的输出/入端 的数据，以提供所述标示单元标示所述集成电路内的元件的输出/入端的虚拟文字。
28.根据权利要求27所述的装置，其特征在于，其中所述搜集单元所产生的输出/入端 的数据包含所述元件的名称、所述元件的输出/入端的名称、所述元件的输出/入端的坐标 及所述元件的输出/入端所在的阶层位置。
29.根据权利要求M所述的装置，其特征在于，其中所述定位单元是根据一最短路径 算法操作。
全文摘要
本发明涉及一种应用于集成电路的物理设计验证的方法及其装置，所述应用于集成电路的物理设计验证的方法包含下列步骤对比一集成电路的原始电路网表及所述集成电路的布局资料；以及根据对比结果标示所述集成电路内的元件的输出/入端的虚拟文字。
文档编号G06F17/50GK102054081SQ20091021139
公开日2011年5月11日 申请日期2009年10月30日 优先权日2009年10月30日
发明者顾久予 申请人:新思科技有限公司