用于全自动贴片机isa总线及扩展二级总线并行通信的方法及实现该方法的系统的制作方法
【专利摘要】用于全自动贴片机ISA总线及扩展二级总线并行通信的方法及实现该方法的系统，涉及全自动贴片机ISA总线扩展及扩展二级总线并行通信领域。解决了现有工业控制器PC104的IO地址访问空间有限，导致无法实现对贴片头系统所有设备的实时控制的问题。通过译码器对ISA总线的地址总线和控制总线进行译码，将ISA总线的数据总线中的低八位作为二级总线地址信号实现对ISA总线的扩展，通过在选择二级数据总线信号线上写数据从而选择相应的外围设备进行连接，通过PC104嵌入式系统对外围设备发送的数据进行读取，实现对外围设备的控制。本发明适用于全自动贴片机ISA总线及扩展二级总线并行通信。
【专利说明】用于全自动贴片机ISA总线及扩展二级总线并行通信的方法及实现该方法的系统
【技术领域】
[0001]本发明涉及全自动贴片机ISA总线扩展及扩展二级总线并行通信领域。
【背景技术】
[0002]全自动贴片机是整个SMT (Surface Mounted Technology,表面贴装技术)生产线上的主要设备。贴片机按照功能模块划分，其大体上可分为以下几个部分:机械系统、识别与监控系统、贴片头系统、供料器系统、计算机软硬件系统和其他辅助系统等。其中贴片头系统是基于PC104的ISA总线通信实现贴片头运动控制系统、气动设备、高精度相机光源以及高速AD采样等的实时控制。根据现有工业控制器PC104留给用户任意配置IO地址访问空间有限，利用现有的地址空间不能实现贴片头系统所有设备的实时控制。
【发明内容】
[0003]本发明为了解决现有工业控制器PC104的IO地址访问空间有限，导致无法实现对贴片头系统所有设备的实时控制的问题，提出了用于全自动贴片机ISA总线及扩展二级总线并行通信的方法及实现该方法的系统。
[0004]用于全自动贴片机ISA总线及扩展二级总线并行通信的方法包括以下步骤:
[0005]步骤一、在PC104嵌入式系统的外围增加CPLD模块，并采用有源晶振作为CPLD模块的时钟信号，
[0006]步骤二、将PC104嵌入式系统与CPLD模块通过ISA总线连接，CPLD模块实现对ISA总线的解析，同时扩展出二级总线，
[0007]步骤三、根据二级总线扩展方式连接外围设备。
[0008]步骤二所述的CPLD模块实现对ISA总线的解析，同时扩展出二级总线的过程包括写数据过程，所述写数据过程包括以下步骤:
[0009]步骤二一、采用译码器对ISA总线的地址总线和控制总线进行译码，并输出读信号线、写信号线、选择二级地址总线信号线和选择二级数据总线信号线，
[0010]步骤二二、在选择二级地址总线信号线上写数据，将ISA总线的数据总线中的低八位作为二级总线地址信号，
[0011]步骤二三、采用锁存器对选择二级地址总线信号线上的数据进行锁存，采用有源晶振作为锁存器数据锁存的触发信号，选通外围设备，
[0012]步骤二四、在选择二级数据总线信号线上写数据总线数据，同时PC104嵌入式系统打开ISA总线中的写信号线，采用锁存器对选择二级数据总线信号线上的数据进行锁存，然后PC104嵌入式系统关闭ISA总线中的写信号线。
[0013]步骤二所述的CPLD模块实现对ISA总线的解析，同时扩展出二级总线的过程包括读数据过程，所述读数据过程包括以下步骤:
[0014]步骤二 A、采用译码器对ISA总线的地址总线和控制总线进行译码，并输出读信号线、写信号线、选择二级地址总线信号线和选择二级数据总线信号线，
[0015]步骤二 B、在选择二级地址总线信号线上写数据，将数据中的低八位数据作为二级总线地址信号，
[0016]步骤二 C、采用锁存器对选择二级地址总线信号线上的数据进行锁存，采用有源晶振作为锁存器数据锁存的触发信号，选通外围设备，
[0017]步骤二 D、选通的外围设备将数据放到数据总线上，然后PC104嵌入式系统打开ISA读信号线，将外围设备传送的数据通过总线驱动器和ISA总线传入PC104嵌入式系统中进行读取，然后PC104嵌入式系统关闭ISA读信号线。
[0018]实现上述方法的系统包括PC104嵌入式系统、CPLD模块和有源晶振，所述CPLD模块包括译码器、一号锁存器、二号锁存器、三号锁存器、一号总线驱动器和二号总线驱动器，
[0019]PC104嵌入式系统与CPLD模块通过ISA总线连接，译码器用于接收ISA总线的地址总线和控制总线，并输出写信号线、读信号线、选择二级地址总线信号线和选择二级数据总线信号线，一号锁存器与译码器通过选择二级地址总线信号线连接，一号锁存器接收ISA总线的数据总线的低八位地址，并输出扩展二级地址总线，有源晶振输出的信号作为一号锁存器的数据锁存时钟信号，译码器同时与二号锁存器和三号锁存器通过选择二级数据总线信号线连接，二号锁存器的时钟输入引脚与三号锁存器的时钟输入引脚同时与写信号线连接，二号锁存器接收ISA总线的数据总线的低八位地址，并输出扩展二级数据总线的低八位地址，三号锁存器接收ISA总线的数据总线的高八位地址，并输出扩展二级数据总线的高八位地址，一号总线驱动器和二号总线驱动器同时与译码器通过读信号线连接，一号总线驱动器接收扩展二级数据总线的低八位地址，并发送至ISA总线的数据总线的低八位地址，二号总线驱动器接收扩展二级数据总线的高八位地址，并发送至ISA总线的数据总线的高八位地址。
[0020]有益效果:本发明通过译码器对ISA总线的地址总线和控制总线进行译码，输出读信号线、写信号线、选择二级地址总线信号线和选择二级数据总线信号线，通过将ISA总线的数据总线中的低八位作为二级总线地址信号实现对ISA总线的扩展，通过在选择二级数据总线信号线上写数据从而选择相应的外围设备进行连接，通过PC104嵌入式系统对外围设备发送的数据进行读取，实现对外围设备的控制。
【专利附图】
【附图说明】
[0021]图1为【具体实施方式】五所述的实现用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统的结构示意图。
【具体实施方式】
[0022]【具体实施方式】一、本【具体实施方式】所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法包括以下步骤:
[0023]步骤一、在PC104嵌入式系统的外围增加CPLD模块，并采用有源晶振作为CPLD模块的时钟信号，
[0024]步骤二、将PC104嵌入式系统与CPLD模块通过ISA总线连接，CPLD模块实现对ISA总线的解析，同时扩展出二级总线，[0025]步骤三、根据二级总线扩展方式连接外围设备。
[0026]【具体实施方式】二、本【具体实施方式】与【具体实施方式】一所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的区别在于，所述有源晶振的频率为20MHz。
[0027]【具体实施方式】三、本【具体实施方式】与【具体实施方式】一所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的区别在于，步骤二所述的CPLD模块实现对ISA总线的解析，同时扩展出二级总线的过程包括写数据过程，所述写数据过程包括以下步骤:
[0028]步骤二一、采用译码器对ISA总线的地址总线和控制总线进行译码，并输出读信号线、写信号线、选择二级地址总线信号线和选择二级数据总线信号线，
[0029]步骤二二、在选择二级地址总线信号线上写数据，将ISA总线的数据总线中的低八位作为二级总线地址信号，
[0030]步骤二三、采用锁存器对选择二级地址总线信号线上的数据进行锁存，采用有源晶振作为锁存器数据锁存的触发信号，选通外围设备，
[0031]步骤二四、在选择二级数据总线信号线上写数据总线数据，同时PC104嵌入式系统打开ISA总线中的写信号线，采用锁存器对选择二级数据总线信号线上的数据进行锁存，然后PC104嵌入式系统关闭ISA总线中的写信号线。
[0032]【具体实施方式】四、本【具体实施方式】与【具体实施方式】三所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的区别在于，步骤二所述的CPLD模块实现对ISA总线的解析，同时扩展出二级总线的过程包括读数据过程，所述读数据过程包括以下步骤:
[0033]步骤二 A、采用译码器对ISA总线的地址总线和控制总线进行译码，并输出读信号线、写信号线、选择二级地址总线信号线和选择二级数据总线信号线，
[0034]步骤二 B、在选择二级地址总线信号线上写数据，将数据中的低八位数据作为二级总线地址信号，
[0035]步骤二 C、采用锁存器对选择二级地址总线信号线上的数据进行锁存，采用有源晶振作为锁存器数据锁存的触发信号，选通外围设备，
[0036]步骤二 D、选通的外围设备将数据放到数据总线上，然后PC104嵌入式系统打开ISA读信号线，将外围设备传送的数据通过总线驱动器和ISA总线传入PC104嵌入式系统中进行读取，然后PC104嵌入式系统关闭ISA读信号线。
[0037]【具体实施方式】五、结合图1说明本【具体实施方式】，本【具体实施方式】所述的实现【具体实施方式】四所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统，它包括PC104嵌入式系统1、CPLD模块2和有源晶振9，所述CPLD模块2包括译码器3、一号锁存器4、二号锁存器5、三号锁存器6、一号总线驱动器7和二号总线驱动器8,
[0038]PC104嵌入式系统I与CPLD模块2通过ISA总线连接，译码器3用于接收ISA总线的地址总线和控制总线，并输出写信号线、读信号线、选择二级地址总线信号线和选择二级数据总线信号线，一号锁存器4与译码器3通过选择二级地址总线信号线连接，一号锁存器4接收ISA总线的数据总线的低八位地址，并输出扩展二级地址总线，有源晶振9输出的信号作为一号锁存器4的数据锁存时钟信号，译码器3同时与二号锁存器5和三号锁存器6通过选择二级数据总线信号线连接，二号锁存器5的时钟输入引脚与三号锁存器6的时钟输入引脚同时与写信号线连接，二号锁存器5接收ISA总线的数据总线的低八位地址，并输出扩展二级数据总线的低八位地址，三号锁存器6接收ISA总线的数据总线的高八位地址，并输出扩展二级数据总线的高八位地址，一号总线驱动器7和二号总线驱动器8同时与译码器3通过读信号线连接，一号总线驱动器7接收扩展二级数据总线的低八位地址，并发送至ISA总线的数据总线的低八位地址，二号总线驱动器8接收扩展二级数据总线的高八位地址，并发送至ISA总线的数据总线的高八位地址。
[0039]【具体实施方式】六、本【具体实施方式】与【具体实施方式】五所述的实现用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统的区别在于，所述一号锁存器4、二号锁存器5和三号锁存器6均采用型号为74LS374的锁存器。
[0040]【具体实施方式】七、本【具体实施方式】与【具体实施方式】五所述的实现用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统的区别在于，所述一号总线驱动器7和二号总线驱动器8均采用型号为74LS244的总线驱动器。
[0041]【具体实施方式】八、本【具体实施方式】与【具体实施方式】五所述的实现用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统的区别在于，所述有源晶振9的频率为20MHz ο
【权利要求】
1.用于全自动贴片机ISA总线及扩展二级总线并行通信的方法，其特征在于，它包括以下步骤: 步骤一、在PC104嵌入式系统的外围增加CPLD模块，并采用有源晶振作为CPLD模块的时钟信号， 步骤二、将PC104嵌入式系统与CPLD模块通过ISA总线连接，CPLD模块实现对ISA总线的解析，同时扩展出二级总线， 步骤三、根据二级总线扩展方式连接外围设备。
2.根据权利要求1所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法，其特征在于，所述有源晶振的频率为20MHz。
3.根据权利要求1所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法，其特征在于，步骤二所述的CPLD模块实现对ISA总线的解析，同时扩展出二级总线的过程包括写数据过程，所述写数据过程包括以下步骤: 步骤二一、采用译码器对ISA总线的地址总线和控制总线进行译码，并输出读信号线、写信号线、选择二级地址总线信号线和选择二级数据总线信号线， 步骤二二、在选择二级地址总线信号线上写数据，将ISA总线的数据总线中的低八位作为二级总线地址信号 ， 步骤二三、采用锁存器对选择二级地址总线信号线上的数据进行锁存，采用有源晶振作为锁存器数据锁存的触发信号，选通外围设备， 步骤二四、在选择二级数据总线信号线上写数据总线数据，同时PC104嵌入式系统打开ISA总线中的写信号线，采用锁存器对选择二级数据总线信号线上的数据进行锁存，然后PC104嵌入式系统关闭ISA总线中的写信号线。
4.根据权利要求3所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法，其特征在于，步骤二所述的CPLD模块实现对ISA总线的解析，同时扩展出二级总线的过程包括读数据过程，所述读数据过程包括以下步骤: 步骤二 A、采用译码器对ISA总线的地址总线和控制总线进行译码，并输出读信号线、写信号线、选择二级地址总线信号线和选择二级数据总线信号线， 步骤二 B、在选择二级地址总线信号线上写数据，将数据中的低八位数据作为二级总线地址信号， 步骤二 C、采用锁存器对选择二级地址总线信号线上的数据进行锁存，采用有源晶振作为锁存器数据锁存的触发信号，选通外围设备， 步骤二 D、选通的外围设备将数据放到数据总线上，然后PC104嵌入式系统打开ISA读信号线，将外围设备传送的数据通过总线驱动器和ISA总线传入PC104嵌入式系统中进行读取，然后PC104嵌入式系统关闭ISA读信号线。
5.实现权利要求4所述的用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统，它包括PC104嵌入式系统(I )，其特征在于，它还包括CPLD模块(2)和有源晶振(9)，所述CPLD模块(2)包括译码器(3)、一号锁存器(4)、二号锁存器(5)、三号锁存器(6)、一号总线驱动器(7)和二号总线驱动器(8)， PC104嵌入式系统(I)与CPLD模块(2)通过ISA总线连接，译码器(3)用于接收ISA总线的地址总线和控制总线，并输出写信号线、读信号线、选择二级地址总线信号线和选择二级数据总线信号线，一号锁存器(4)与译码器(3)通过选择二级地址总线信号线连接，一号锁存器(4)接收ISA总线的数据总线的低八位地址，并输出扩展二级地址总线，有源晶振(9)输出的信号作为一号锁存器(4)的数据锁存时钟信号，译码器(3)同时与二号锁存器(5)和三号锁存器(6)通过选择二级数据总线信号线连接，二号锁存器(5)的时钟输入引脚与三号锁存器(6)的时钟输入引脚同时与写信号线连接，二号锁存器(5)接收ISA总线的数据总线的低八位地址，并输出扩展二级数据总线的低八位地址，三号锁存器(6)接收ISA总线的数据总线的高八位地址，并输出扩展二级数据总线的高八位地址，一号总线驱动器(7)和二号总线驱动器(8)同时与译码器(3)通过读信号线连接，一号总线驱动器(7)接收扩展二级数据总线的低八位地址，并发送至ISA总线的数据总线的低八位地址，二号总线驱动器(8)接收扩展二级数据总线的高八位地址，并发送至ISA总线的数据总线的高八位地址。
6.根据权利要求5所述的实现用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统，其特征在于，所述一号锁存器(4)、二号锁存器(5)和三号锁存器(6)均米用型号为74LS374的锁存器。
7.根据权利要求5所述的实现用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统，其特征在于，所述一号总线驱动器(7)和二号总线驱动器(8)均采用型号为74LS244的总线驱动器。
8.根据权利要求5所述的实现用于全自动贴片机ISA总线及扩展二级总线并行通信的方法的系统，其特征在于，所述 有源晶振(9)的频率为20MHz。
【文档编号】G06F13/40GK103761200SQ201410028003
【公开日】2014年4月30日 申请日期:2014年1月22日 优先权日:2014年1月22日
【发明者】高会军, 谢文麟, 彭鹏, 孙光辉, 张增杰 申请人:哈尔滨工业大学