用于成像器的列并行的∑-△模拟到数字转换的制作方法

专利名称：用于成像器的列并行的∑-△模拟到数字转换的制作方法
技术领域：
本发明大体上涉及成像装置，且更确切地说涉及一种用于成像装置中的i:-A模拟到 数字转换器。
背景技术：
CMOS成像器电路包含像素单元的焦平面阵列，单元中的每一者包含光电传感器， 例如光电门、光电导体或光电二极管，其位于衬底内以用于在衬底中积累由光电产生的 电荷。每个像素单元均具有形成于衬底上或衬底中的电荷存储区，其连接到作为感测电 路的一部分的输出晶体管的栅极。电荷存储区可构造为浮动扩散区。在一些成像器电路 中，每个像素可包含至少一个电子装置，例如用于将电荷从光电传感器转移到存储区的 晶体管，且包含一个通常也为晶体管的装置，用于在电荷转移之前将存储区重设成预定 电荷电平。
在CMOS成像器中，像素单元的有源元件执行以下必要功能(1)光子到电荷的转 换；(2)积累图像电荷；(3)将存储区重设成已知状态；(4)将电荷转移到存储区，同 时进行电荷放大(5)选择像素以供读出；以及(6)输出和放大代表像素电荷的信号。 光电荷在其从初始电荷积累区移动到存储区时可被放大。通常通过源极跟随器输出晶体 管将存储区处的电荷转换成像素输出电压。
通常已知在(例如)以下专利中论述的上述类型的CMOS成像器授予Micron Technology公司的第6,140,630号美国专利、第6,376,868号美国专利、第6,310,366号美 国专利、第6，326，652号美国专利、第6,204,524号美国专利和第6,333,205号美国专利，
所述专利的全文以引用的方式并入本文中。
图i中展示典型的四晶体管(4T) CMOS成像器像素10。像素10包含光电传感器 12 (例如，光电二极管、光电门等)、转移晶体管14、浮动扩散区FD、重设晶体管16、 源极跟随器晶体管18以及行选择晶体管20。当通过转移门控制信号TX激活转移晶体管 14时，由转移晶体管14将光电传感器12连接到浮动扩散区FD。
重设晶体管16连接在浮动扩散区FD与阵列像素电源电压Vaa—pix之间。使用重设 控制信号RST来激活重设晶体管16,如此项技术中已知，所述重设晶体管16将浮动扩 散区FD重设成阵列像素电源电压Vaa—pix电平。
源极跟随器晶体管18使其栅极连接到浮动扩散区FD，且连接在阵列像素电源电压 Vaa_piX与行选择晶体管20之间。源极跟随器晶体管18将存储在浮动扩散区FD处的电 荷转换成电输出电压信号Vout。行选择晶体管20可由行选择信号SEL控制，以便选择 性地将源极跟随器晶体管18及其输出电压信号Vout连接到像素阵列的列线22。
从像素IO输出的信号是代表重设信号Vrst (在重设浮动扩散区FD时产生)的模拟 电压，且将在来自光电传感器12的电荷之后产生的像素输出信号Vsig转移到浮动扩散 区FD。必须将输出信号从模拟转换成数字以供进一步处理。由于浮动扩散区FD上的电 容通常较低，所以Vrst上的kT/C噪声可能过多。当将电荷从光电传感器12转移到浮动 扩散区FD时，此电荷理想地是没有噪声的，且从Vrst信号中减去此电荷以产生Vsig信 号。因此，通常将像素输出信号Vrst、 Vsig发送到采样与保持电路并接着发送到差分电 路，这形成了信号Vrst-Vsig。接着将此差分信号发送到模拟到数字转换器(ADC)(图1 中未图示)。
图2a说明常规的i:-A感测电路50,其可用作S-A模拟到数字转换器的一部分。感 测电路50包括第一支路51，用于从采样与保持电容器(未图示)中感测重设信号Vrst; 以及第二支路61，用于从另一采样与保持电容器(未图示)中感测像素信号Vsig。感测 电路50还包括电流镜80、比较器70和NAND门72。比较器70可为再生锁存器类型， 其中将数字输出与相位时钟同步。也可向源极跟随器输出端添加平滑电容器(未图示)， 以便将穿过所有支路51、61的电流的开关性质转换成用于源极跟随器的近似DC的电流。
第一支路51包括三个PMOS晶体管52、 54、 56和一电容器58。第一 PMOS晶体管 52连接在电源电压Vaa与第二 PMOS晶体管54的源极/漏极端子之间。第一 PMOS晶体 管52的栅极连接到第一时钟信号/PHIl。第二 PMOS晶体管54的第二源极/漏极端子连 接到第三PMOS晶体管56的源极/漏极端子。第二 PMOS晶体管54的栅极连接到第二时 钟信号/PHI2。电容器58连接在接地电位与第一和第二 PMOS晶体管52、 54间的连接之 间。
第三PMOS晶体管56的第二源极/漏极端子连接到电流镜80的第一 NMOS晶体管 82的源极/漏极端子。第三PMOS晶体管56的栅极经连接以接收重设信号Vrst;第三PMOS 晶体管56充当第一支路51的源极跟随器晶体管。第三PMOS晶体管56的第二源极/漏 极还耦合到比较器70的第一输入端。
在操作中，以互补的非重叠方式且以指定频率将第一时钟信号/PHIl施加到第一 PMOS晶体管52的栅极且将第二时钟信号/PH12施加到第二 PMOS晶体管54的栅极。
名称"/PHIl"和"/PHI2"分别用来表示非重叠时钟PHI1和PHI2的反转时钟信号。因 此，/PHI1和/PHI2无法同时为低。时钟信号/PHIl和/PHI2通常由时钟产生器或控制电路 产生。两个PMOS晶体管52、 54充当开关，其分别处于其各自时钟信号/PHIl、 /PHI2 的控制下。在停用第二 PMOS晶体管54 (即，通过将/PHI2设定为高而断开开关)之后 立刻激活第一PMOS晶体管52 (即，通过将/PHIl设定为低而闭合开关)将为电容器58 充电。类似地，刚好在激活第二PMOS晶体管54 (即，闭合开关)之前停用第一PMOS 晶体管52 (即，断开开关)将为电容器58放电。
使用非重叠的互补时钟信号/PHIl、 /PHI2来断开和闭合"开关"(即，晶体管52、 54)会促使电容器58模拟电阻器(例如，图2b中的电阻器Ri)。电阻器Ri的等效电阻 等于1/PC，其中C是电容器58的电容，且f是时钟信号/PHIl、 /PHI2的频率。通过改 变频率f,可视需要调整电阻。举例来说，频率f越大，则电阻越小。将改变电容器58 的电阻称为"调制"电阻。基于第一支路51的电阻和重设电压Vrst的重设电流Ir流幼 穿过第一支路51而到达比较器70。
第二支路61包括三个PMOS晶体管62、 64、 66和一电容器68。第四PMOS晶体管 62连接在电源电压Vaa与第五PMOS晶体管64的源极/漏极端子之间。第四PMOS晶体 管62的栅极连接到第一时钟信号/PHIl。第五PMOS晶体管64的第二源极/漏极端子连 接到第六PMOS晶体管66的源极/漏极端子。第五PMOS晶体管64的栅极连接到NAND 门72的输出端。第二电容器68连接在接地电位与第四和第五PMOS晶体管62、 64间的 连接之间。
第六PMOS晶体管66的第二源极/漏极端子连接到电流镜80的第二 NMOS晶体管 84的源极/漏极端子。第六PMOS晶体管66的栅极经连接以接收像素信号Vsig;第六 PMOS晶体管66充当第二支路61的源极跟随器晶体管。第六PMOS晶体管66的第二源 极/漏极还耦合到比较器70的第二输入端。比较器70的输出端连接到NAND门72的第 一输入端。未反转的第二时钟信号PHI2连接到NAND门72的第二输入端。
在操作中，向第四PMOS晶体管62的栅极施加第一时钟信号/PHIl。向第五PMOS 晶体管64的栅极施加NAND门72的输出，所述输出本质上由未反转的第二时钟信号 PHI2计时。如上所述，时钟信号/PHIl、 /PHI2是非重叠的互补信号。两个PMOS晶体管 62、 64充当开关，其中第四PMOS晶体管62由第一时钟信号/PHIl控制，且第五PMOS 晶体管64由NAND门72的输出(由PHI2计时)控制。在停用第五PMOS晶体管64(即， 断开开关)之后立刻激活第四PMOS晶体管62 (即，闭合开关)将为电容器68充电。类似地，刚好在激活第五PMOS晶体管64 (即，闭合开关)之前停用第四PMOS晶体管 62 (即，断开开关)将为电容器68放电。
使用非重叠的互补时钟信号/PHIl、 /PHI2 (以及比较器70的输出)来断开和闭合"开 关"(即，晶体管62、 64)会促使电容器68模拟电阻器(例如，图2b中的电阻器Rx)， 所述电阻器的等效电阻等于1/f C,其中C是电容器68的电容，且f是从NAND门72 输出的时钟信号的平均频率。如上所述，可通过改变频率f来视需要调整或调制电阻。 基于第二支路61的电阻和Vsig电压电平的像素信号电流Is流动穿过第二支路61而到达 比较器70。
现参看图2b更详细地解释感测电路的操作。图2b说明使用图2a的i:-A感测电路 50的常规E-A模拟到数字转换器100。图2a中说明的感测电路50的若干部分在图2b 中己由其功能等效物替换。举例来说，在图2b中，第一电阻器Ri替换图2a中展示的第 一开关电容器58以及第一和第二PMOS晶体管52、 54。同样，在图2b中，图示为可调 整电阻器的第二电阻器Rx替换图2a中展示的第二开关电容器68以及第四和第五PMOS 晶体管62、 64。图2b中也未展示NAND门72。模拟到数字转换器100还包含连接到比 较器70的输出端的计数器90。
感测电路50以及因此模拟到数字转换器100基于E-A调制方法而操作。原则上， 感测电路50试图使重设信号电流lR和像素信号电流Is相同。由于通常最可能的情况是 重设信号电压Vrst将大于像素信号电压Vsig，所以感测电路50需要调制支路51、 61之 一的电阻以维持相同的Ir和Is电流。在所说明的实例中，感测电路50可通过偶尔跳过 到达PMOS晶体管64的栅极的时钟而增加与第二支路61的开关电容器68 (图2a)相关 联的电阻Rx。计数器90跟踪预定的时钟循环数目N内调整电阻Rx的次数M。时钟循 环的数目N通常等于211，其中n为模拟到数字转换器100中的解析率的位的数目。计数 器90可使用电阻Rx改变的次数M来产生对应于照射在像素上的实际的光的数字代码 "ADC代码"。
感测电路50的操作可通过以下电流等式来表示
(1) (Vaa - Vsig - Vtp66) / Rx = (Vaa - Vrst - Vtp56) / Ri，
其中Vtp66是第六PMOS晶体管66的阈值电压，且Vtp56是第三PMOS晶体管56 的阈值电压。此等式变成(2) (Vaa - Vsig - Vtp66) = (Vaa - Vrst - Vtp56) Rx/Ri
已知电阻Ri与电阻Rx的比率与预定的时钟循环数目N内调整电阻Rx的次数M成 反比。由此，等式(2)变成
(3) Ri/Rx = M/N = (Vaa - Vrst - Vtp56) / (Vaa - Vsig - Vtp66)
虽然E - A感测电路50和S - A模拟到数字转换器100有效地操作以产生代表照射在 像素上的光的数字代码"ADC代码"，但其具有自身的缺点。举例来说，如以上等式中 所示，输出代码"ADC代码"本质上基于Vsig与Vrst电压的比率。然而，这些电压可 能已受到读出和/或采样与保持操作期间的噪声(其存储在Vrst和Vsig信号中)的不利 影响。因此，此噪声影响到感测电路50 (以及模拟到数字转换器100)的操作，这可能 会导致不理想的结果。
因此，需要减轻来自i:-A调制感测电路50和模拟到数字转换器100的噪声以实现 较准确的结果。还需要在E-A调制感测电路50和模拟到数字转换器100内实施增益控 制。

发明内容
本发明提供一种E-A调制感测电路和一种模拟到数字转换器，其实质上减轻与正被
感测的重设和像素信号电压相关联的噪声的影响。
本发明还提供一种E-A调制感测电路和一种模拟到数字转换器，其包含对并入有感
测电路和模拟到数字转换器的成像器的增益控制。
通过提供具有不依赖于正被感测的重设与像素电压电平的比率的2-A调制感测电
路和模拟到数字转换器的成像器，在本发明的各种示范性实施例中实现以上及其它特征 和优点。感测电路包含基于成像器的多个列之间共用的参考电压的调节支路。所述调节 支路具有在感测操作期间被调制的可调整电阻，其建立可调整电流，所述调整电流在感 测操作期间被施加到与重设和像素信号之一相关联的电流。所述感测电路和模拟到数字 转换器可基于重设与像素信号电压电平之间的差来产生数字代码，其实质上减轻与像素 和重设信号电压相关联的噪声。参考电压也可用作对成像器的增益控制。


从下文参看附图提供的对示范性实施例的详细描述中，将更加了解本发明的以上及 其它优点和特征，附图中
图1说明常规成像器像素电路； 图2a说明常规E-A感测电路；
图2b说明使用图2a的E-A感测电路的常规i:-A模拟到数字转换器； 图3a说明根据本发明示范性实施例构造的S - A感测电路； 图3b说明根据本发明示范性实施例构造的Z-A模拟到数字转换器电路； 图4展示根据本发明实施例构造的成像器；和
图5展示并入有至少一个根据本发明实施例构造的成像器的处理器系统。
具体实施例方式
图3a说明根据本发明示范性实施例构造的i:-A感测电路250。
感测电路250包括第一支路251,用于从采样与保持电容器(未图示)中感测重 设信号Vrst;第二支路261，用于从另一采样与保持电容器(未图示)中感测像素信号 Vsig;以及调节支路273。感测电路250还包括电流镜280、比较器270和NAND门272。 比较器270优选为再生锁存器型比较器，其中数字输出与相位时钟同步。优选地向(例 如)所有源极跟随器输出端添加平滑电容器(未图示)，以便将穿过所有支路251、 261、 273的电流的开关性质转换成用于源极跟随器的近似DC的电流。
第一支路251包括三个PMOS晶体管252、 254、 256和一电容器258。第一 PMOS 晶体管252连接在电源电压Vaa与第二 PMOS晶体管254的源极/漏极端子之间。第一 PMOS晶体管252的栅极连接到第一时钟信号/PHIl。第二 PMOS晶体管254的第二源极 /漏极端子连接到第三PMOS晶体管256的源极/漏极端子。第二 PMOS晶体管254的栅 极连接到第二时钟信号/PHI2。电容器258连接在接地电位与第一和第二 PMOS晶体管 252、 254间的连接之间。
第三PMOS晶体管256的第二源极/漏极端子连接到电流镜280的第二 NMOS晶体 管284的源极/漏极端子。第三PMOS晶体管256的栅极经连接以接收重设信号Vrst;第 三PMOS晶体管256充当第一支路251的源极跟随器晶体管。第三PMOS晶体管256的 第二源极/漏极还耦合到节点A,所述节点A耦合到比较器270的第一输入端。
在操作中，用互补的非重叠方式且以指定频率向第一 PMOS晶体管252的栅极施加 第一时钟信号/PHIl且向第二 PMOS晶体管254的栅极施加第二时钟信号/PHI2。名称 "/PHIl"和"/PHI2"分别用来表示非重叠时钟PHI1和PHI2的反转时钟信号。因此，/PHI1 和/PHI2无法同时为低。时钟信号/Pffll和/PHI2通常由时钟产生器或控制电路(例如， 图4的控制电路450)产生。两个PMOS晶体管252、 254充当开关，其分别处于其各自
时钟信号/PHIl、 /PHI2的控制下。在停用第二 PMOS晶体管254 (即，断开开关)之后 立刻激活第一 PMOS晶体管252 (即，闭合开关)将为电容器258充电。类似地，刚好 在激活第二 PMOS晶体管254 (即，闭合开关)之前停用第一 PMOS晶体管252 (即， 断开开关)将为电容器258放电。
使用非重叠的互补时钟信号/PHIl、 /PHI2来断开和闭合"开关"(即，晶体管252、 254)会促使电容器258模拟电阻器(例如，图3b中的电阻器Ri)。电阻器Ri的等效电 阻等于l/f.C，其中C是电容器258的电容，且f是时钟信号/PHIl、 /PHI2的频率。通 过改变频率f,可视需要调整或调制电阻。基于第一支路251的电阻和Vrst电压电平的 重设电流lR流动穿过第一支路251而到达节点A。
第二支路261包括三个PMOS晶体管262、 264、 266和一电容器268。第四PMOS 晶体管262连接在电源电压Vaa与第五PMOS晶体管264的源极/漏极端子之间。第四 PMOS晶体管262的栅极连接到第一时钟信号/PHIl。第五PMOS晶体管264的第二源极 /漏极端子连接到第六PMOS晶体管266的源极/漏极端子。第五PMOS晶体管264的栅 极连接到第二时钟信号/PHI2。第二电容器268连接在接地电位与第四和第五PMOS晶体 管262、 264间的连接之间。
第六PMOS晶体管266的第二源极/漏极端子连接到电流镜280的第一 NMOS晶体 管282的源极/漏极端子。第六PMOS晶体管266的栅极经连接以接收像素信号Vsig;其 中第六PMOS晶体管266充当第二支路261的源极跟随器晶体管。第六PMOS晶体管266 的第二源极/漏极还耦合到比较器270的第二输入端。比较器270的输出端连接到NAND 门272的第一输入端。第二时钟信号PHI2连接到NAND门272的第二输入端。
在操作中，向第四PMOS晶体管262的栅极施加第一时钟信号/PHIl，同时向第五 PMOS晶体管264的栅极施加第二时钟信号PHI2。如上所述，时钟信号/PHIl、 /PHI2是 非重叠的互补信号。两个PMOS晶体管262、 264充当开关，其中第四PMOS晶体管262 由第一时钟信号/PHIl控制，且第五PMOS晶体管264由第二时钟信号PHI2控制。在停 用第五PMOS晶体管264 (即，断开开关)之后立刻激活第四PMOS晶体管262 (即， 闭合开关)将为电容器268充电。类似地，刚好在激活第五PMOS晶体管264 (即，闭 合开关)之前停用第四PMOS晶体管262 (即，断开开关)将为电容器268放电。
使用非重叠的互补时钟信号/PHIl、 /PHI2来断开和闭合"开关"(即，晶体管262、 264)会促使电容器268模拟电阻器(例如，图3b中的电阻器Rs),所述电阻器的等效 电阻等于l/f'C，其中C是电容器268的电容，且f是时钟信号/PHIl、 /PHI2的频率。
如上所述，通过改变频率f，可视需要调整或调制电阻。基于第二支路261的电阻和Vsig 电压电平的像素信号电流Is流动穿过第二支路261而到达比较器270。
调节支路273包括三个PMOS晶体管274、 275、 276和一电容器278。第七PMOS 晶体管274连接在电源电压Vaa与第八PMOS晶体管275的源极/漏极端子之间。第七 PMOS晶体管274的栅极连接到第一时钟信号/PHIl。第八PMOS晶体管275具有连接到 第九PMOS晶体管276的源极/漏极端子的第二源极/漏极端子。第八PMOS晶体管275 的栅极连接到NAND门272的输出端。第三电容器278连接在接地电位与第七和第八 PMOS晶体管274、 275间的连接之间。
第九PMOS晶体管276的第二源极/漏极端子连接到节点A和比较器270的第一输入 端。第九PMOS晶体管276的栅极经连接以接收参考电压Vref。在理想实施例中，参考 电压Vref对于成像器的像素阵列的所有列将是共用的。第九PMOS晶体管276充当用于 调节支路61的源极跟随器晶体管。
在操作中，向第七PMOS晶体管274的栅极施加第一时钟信号/PHI1。向第八PMOS 晶体管275的栅极施加NAND门272的输出，所述NAND门272的输出在PHI2为低时 视比较器270的输出而为高或者脉冲低。两个PMOS晶体管274、 275充当开关，其中第 七PMOS晶体管274由第一时钟信号/PHIl控制，且第八PMOS晶体管275由NAND门 272的输出(由PHI2计时)控制。在停用第八PMOS晶体管275 (即，断开开关)之后 立刻激活第七PMOS晶体管274 (即，闭合开关)将为第三电容器278充电。类似地， 刚好在激活第八PMOS晶体管275 (即，闭合开关)之前停用第七PMOS晶体管274 (即， 断开开关)将为第三电容器278放电。当重设信号电流lR小于像素信号电流Is时(但仅 当第二时钟信号/PHI2具有将激活第八PMOS晶体管275的逻辑状态时)，比较器270触 发NAND门272的输出。
使用非重叠的互补时钟信号/PHIl、 /PHI2 (以及比较器270的输出)来断开和闭合 "开关"(即，晶体管274、 275)使电容器278模拟电阻器(例如，图3b中的电阻器Rx), 所述电阻器的等效电阻等于1/f *C，其中C是电容器278的电容，且f是时钟信号/PHI1、 /PHI2的频率。如上所述，通过改变频率f，可视需要调整或调制电阻。基于调节支路273 的电阻和参考电压Vref的调整电流lA流动穿过调节支路273而到达节点A，其在节点A 处与重设电流In合并。因此，如下文将更详细描述，调节支路273通过基于比较器270、 NAND门272的输出和参考电压Vref来调整IA，而将调整电流IA和IR的总和调节为等 于Is。
现参看图3b更详细地解释感测电路250的操作。图3b说明使用根据本发明示范性 实施例构造的图3a的E-A感测电路250的￡ - A模拟到数字转换器300。图3a中说明的 感测电路250的若干部分在图3b中已由其功能等效物替换。举例来说，在图3b中，第 一电阻器Ri替换图3a所示的第一开关电容器258以及第一和第二 PMOS晶体管252、 254。同样，在图3b中，第二电阻器Rs替换图3a所示的第二开关电容器268以及第四 和第五PMOS晶体管262、 264。此外，在图3b中，展示为可调整电阻器的第三电阻器 Rx替换图3a所示的第三开关电容器278以及第七和第八PMOS晶体管274、 275。图3b 中也未展示NAND门272。所说明的模拟到数字转换器300还包含连接到比较器270的 输出端的计数器290。
感测电路250以及因此模拟到数字转换器300基于E - △调制方法而操作。原则上， 感测电路250试图使重设信号电流lK加上调整电流U等于像素信号电流Is。由于通常最 可能的情况是重设信号电流^将小于像素信号电流Is，所以感测电路250在感测操作期 间向重设信号电流IR添加调整电流IA。
这通过以下方式来实现对调节支路273的电阻进行调制，使得支路在感测操作的 过程中建立合适的调整电流IA。计数器290跟踪预定的时钟循环数目N内调整电阻Rx 的次数M。时钟循环的数目N通常等于2"，其中n为模拟到数字转换器300中的解析率 的位的数目。电阻Rx改变的次数M直接对应于像素信号电压Vsig与重设信号电压Vrst 之间的差。因此，计数器290将使用电阻Rx改变的次数M来产生对应于照射在像素上 的实际的光的数字代码"ADC代码"。
可通过以下电流等式来表示感测电路250的操作
(4) (Vaa-Vsig-Vtp266)/Rs = (Vaa-Vrst-Vtp256)/Ri +(Vaa-Vref-Vtp276)/Rx，
其中Vtp266是第六PMOS晶体管266的阚值电压，Vtp256是第三PMOS晶体管256 的阈值电压，且Vtp276是第九PMOS晶体管276的阈值电压。在理想实施例中，Rs二 Ri。因此，等式(4)变成
(5) (Vaa-Vsig-Vtp266) - (Vaa-Vrst-Vtp256) = (Vaa-Vref-Vtp276)'Ri/Rx
已知电阻Ri与电阻Rx的比率与预定的时钟循环数目N内调整电阻Rx的次数M成 反比。此外，在理想实施例中，假设Vtp266等于Vtp256。由此，等式(5)变成
(6) Ri/Rx = M/N = (Vrst - Vsig) / (Vaa - Vref - Vtp276)
由此，本发明的E-A调制感测操作是基于重设信号电压Vrst与像素信号电压Vsig之间 的差，而不是这两个电压的比率。因此，感测电路250实现重设信号电压Vrst与像素信 号电压Vsig之间的"真实"减法。使用重设信号电压Vrst与像素信号电压Vsig之间的 差意味着与这两个信号相关联的噪声被减除，且不会被带入到模拟到数字转换过程 中一一与不减除噪声的常规感测电路50 (图2a)不同。此外，等式(6)的分母是基于 参考电压Vref，而不是重设信号电压Vrst或像素信号电压Vsig。
应了解，过程偏差可能导致Vtp256在像素阵列(例如，图4的阵列405)中的列之 间与Vtp266不同。因此，在理想实施例中，将存在一种用于在逐列基础上抵消阈值电压 Vtp256、 Vtp266之间的任何偏差的机制。举例来说，图像处理器(例如，图4的图像处 理器480)或其它处理单元可保持偏移量或其它调整值，以基于校准或其它测试结果为 这些偏差提供数字调整。
感测电路250的额外益处在于，参考电压Vref可用作增益控制机制，以便增加或减 少整个成像器上的像素信号的亮度。也就是说，可对参考电压Vref本身进行调整，以便 调整电流流动穿过感测电路250的量。这又可用于用非常简单的方式进行增益控制。
图4说明可利用根据本发明构造的E-A模拟到数字转换器300的示范性成像器400。 成像器400具有像素阵列405，所述像素阵列405包括如上文参看图1描述而构造的像 素，或者使用其它像素结构。行驱动器410响应于行地址解码器420而选择性地激活行 线。成像器400中还包含列驱动器460和列地址解码器470。通过定时和控制电路450 来操作成像器400，所述定时和控制电路450控制地址解码器420、 470。控制电路450 还控制行和列驱动器电路410、 460。
与列驱动器460相关联的采样与保持电路461针对选定像素读取像素重设信号Vrst 和像素图像信号Vsig。模拟到数字转换器300 (ADC)输出数字代码，其如上文参看图 3a-3b所述对应于Vrst与Vsig信号之间的差。模拟到数字转换器300向形成数字图像的 图像处理器480供应数字化像素信号。
图5展示系统500,其是经修改以包含本发明的成像装置400 (图4)的典型处理器 系统。处理器系统500是具有可包含图像传感器装置的数字电路的示范性系统。此种系 统可包含(不限于)计算机系统、相机系统、扫描仪、机器视觉、车辆导航、视频电话、 监视系统、自动对焦系统、星象跟踪仪系统、运动检测系统、图像稳定化系统以及数据
压縮系统。
系统500 (例如相机系统)通常包括中央处理单元(CPU) 502 (例如微处理器)，所 述中央处理单元(CPU) 502通过总线520与输入/输出(I/O)装置506通信。成像装置 400也通过总线520与CPU 502通信。基于处理器的系统500还包含随机存取存储器 (RAM)504,且可包含可移除存储器514(例如，快闪存储器)，所述随机存取存储器(RAM) 504和可移除存储器514也通过总线520与CPU 502通信。成像装置400可与处理器(例 如CPU、数字信号处理器或微处理器)合并，且具有或不具有在单个集成电路上或与处 理器不同的芯片上的存储器存储设备。
上述过程和装置说明可使用和生产的许多方法和装置中的优选方法和典型装置。以 上描述和

实施例，所述实施例实现本发明的目的、特征和优点。然而，并不意 图将本发明严格限于以上描述和说明的实施例。应将属于所附权利要求书的精神和范围 内的对本发明的任何修改(虽然目前无法预见)视为本发明的一部分。
权利要求
1.一种用于成像器的感测电路，所述感测电路包括第一电路支路，其用于输入重设信号电压和形成重设电流；第二电路支路，其用于输入像素信号电压和形成像素电流；以及调整支路，其用于使用对所述调整支路中的电阻的∑-Δ调制根据参考电压形成调整电流，当所述重设电流与所述像素电流不相等时，所述调整电流与所述重设电流合并。
2. 根据权利要求1所述的感测电路，其中所述电阻被调制的次数对应于所述像素信号 电压与所述重设信号电压之间的差。
3. 根据权利要求1所述的感测电路，其中所述调整支路连接到用于将所述经合并的电 流与所述像素电流进行比较的比较器。
4. 根据权利要求1所述的感测电路，其中所述调整支路电阻包括开关电容器电路。
5. 根据权利要求4所述的感测电路，其中所述开关电容器电路包括电容器，其耦合在节点与第一电压之间；第一开关，其耦合在第二电压源与所述节点之间；以及第二开关，其耦合在所述节点与第三电压之间。
6. 根据权利要求5所述的感测电路，其中所述第一开关由第一时钟信号控制，且所述 第二开关由第二时钟信号控制。
7. 根据权利要求5所述的感测电路，其中所述第一开关由第一时钟信号控制，且所述 第二开关由比较电路的输出控制。
8. 根据权利要求1所述的感测电路，其中所述第一电路支路通过向开关电容器电阻施 加所述重设信号电压而形成所述重设电流。
9. 根据权利要求1所述的感测电路，其中所述第二电路支路通过向开关电容器电阻施 加所述像素信号电压而形成所述像素电流。
10. 根据权利要求1所述的感测电路，其中所述参考电压控制所述成像器的信号增益。
11. 一种用于成像器的模拟到数字转换器，所述模拟到数字转换器包括感测电路，其包括第一电路，其用于输入重设信号电压和形成重设电流， 第二电路，其用于输入像素信号电压和形成像素电流，以及 调整电路，其用于通过调制所述调整电路中的电阻而根据参考电压形成调整电 流，当所述重设电流与所述像素电流不相等时，所述调整电流与所述重设电流合 并；以及计数器，其用于对所述电阻被调制的次数进行计数，及输出对应于所述像素信号 电压与所述重设信号电压之间的差的数字代码。
12. 根据权利要求11所述的模拟到数字转换器，其中所述调整电路连接到用于将所述经 合并的电流与所述像素电流进行比较的比较器。
13. 根据权利要求ll所述的模拟到数字转换器，其中所述调整电路电阻包括开关电容器 电路。
14. 根据权利要求13所述的模拟到数字转换器，其中所述开关电容器电路包括-电容器，其耦合在节点与第一电压之间；第一开关，其耦合在第二电压源与所述节点之间；以及 第二开关，其耦合在所述节点与第三电压之间。
15. 根据权利要求14所述的模拟到数字转换器，其中所述第一开关由第一时钟信号控 制，且所述第二开关由第二时钟信号控制。
16. 根据权利要求14所述的模拟到数字转换器，其中所述第一开关由第一时钟信号控 审J，且所述第二开关由比较电路的输出控制。
17. 根据权利要求11所述的模拟到数字转换器，其中所述第一电路通过向开关电容器电 阻施加所述重设信号电压而形成所述重设电流。
18. 根据权利要求11所述的模拟到数字转换器，其中所述第二电路通过向开关电容器电 阻施加所述像素信号电压而形成所述像素电流。
19. 根据权利要求11所述的模拟到数字转换器，其中所述参考电压控制所述成像器的信 号增益。
20. —种成像器，其包括像素阵列，所述像素阵列包括多列像素；采样与保持电路，其耦合到所述阵列的至少一列；以及模拟到数字转换器，其经耦合以输入来自所述采样与保持电路的重设和像素信号电压，所述模拟到数字转换器包括第一电路，其用于输入所述重设电压和形成重设电流， 第二电路，其用于输入所述像素信号电压和形成像素电流，以及 调整电路，其用于通过调制所述调整电路中的电阻而根据参考电压形成调整电 流，当所述重设电流与所述像素电流不相等时，所述调整电流与所述重设电流合 并；以及计数器，其用于对所述电阻被调制的次数进行计数，及输出对应于所述像素信 号电压与所述重设信号电压之间的差的数字代码。
21. 根据权利要求20所述的成像器，其中所述调整电路连接到用于将所述经合并的电 流与所述像素电流进行比较的比较器。
22. 根据权利要求20所述的成像器，其中所述调整电路电阻包括开关电容器电路。
23. 根据权利要求22所述的成像器，其中所述开关电容器电路包括-电容器，其耦合在节点与第一电压之间；第一开关，其耦合在第二电压源与所述节点之间；以及 第二开关，其耦合在所述节点与第三电压之间。
24. 根据权利要求23所述的成像器，其中所述第一开关由第一时钟信号控制，且所述 第二开关由第二时钟信号控制。
25. 根据权利要求23所述的成像器，其中所述第一开关由第一时钟信号控制，且所述 第二开关由比较电路的输出控制。
26. 根据权利要求20所述的成像器，其中所述第一电路通过向开关电容器电阻施加所述重设信号电压而形成所述重设电流。
27. 根据权利要求20所述的成像器，其中所述第二电路通过向开关电容器电阻施加所述像素信号电压而形成所述像素电流。
28. 根据权利要求20所述的成像器，其中所述参考电压控制所述成像器的信号增益。
29. —种处理器系统，其包括处理器；以及成像器，其耦合到所述处理器，所述成像器包括像素阵列，所述像素阵列包括 多列像素；采样与保持电路，所述采样与保持电路耦合到所述阵列的至少一列；以 及模拟到数字转换器，所述模拟到数字转换器经耦合以输入来自所述采样与保持电 路的重设和像素信号电压，所述模拟到数字转换器包括第一电路支路，其用于输入所述重设电压和形成重设电流， 第二电路支路，其用于输入所述像素信号电压和形成像素电流，以及 调整支路，其用于通过调制所述调整支路中的电阻而根据参考电压形成调整电 流，当所述重设电流小于所述像素电流时，所述调整电流与所述重设电流合并； 以及计数器，其用于对所述电阻被调制的次数进行计数。
30. 根据权利要求29所述的系统，其中所述计数器产生对应于所述像素信号电压与所 述重设信号电压之间的差的数字代码。
31. 根据权利要求29所述的系统，其中所述调整支路连接到用于将所述经合并的电流 与所述像素电流进行比较的比较器。
32. 根据权利要求29所述的系统，其中所述调整支路电阻包括开关电容器电路。
33. 根据权利要求32所述的系统，其中所述开关电容器电路包括电容器，其耦合在节点与第一电压之间；第一开关，其耦合在第二电压源与所述节点之间；以及第二开关，其耦合在所述节点与第三电压之间。
34. 根据权利要求33所述的系统，其中所述第一开关由第一时钟信号控制，且所述第 二开关由第二时钟信号控制。
35. 根据权利要求33所述的系统，其中所述第一开关由第一时钟信号控制，且所述第 二开关由比较电路的输出控制。
36. 根据权利要求29所述的系统，其中所述第一电路支路通过向开关电容器电阻施加 所述重设信号电压而形成所述重设电流。
37. 根据权利要求29所述的系统，其中所述第二电路支路通过向开关电容器电阻施加 所述像素信号电压而形成所述像素电流。
38. 根据权利要求29所述的系统，其中所述参考电压控制所述成像器的信号增益。
39. —种操作成像器的方法，所述方法包括以下步骤输入重设信号电压，并基于第一电阻形成重设电流； 输入像素信号电压，并基于第二电阻形成像素电流；以及 通过调制电阻并向所述经调制的电阻施加参考电压而形成调整电流； 将所述调整电流与所述重设电流合并；以及 对所述电阻被调制的次数进行计数。
40. 根据权利要求39所述的方法，其进一步包括以下动作输出等于所述电阻被调制 的次数的数字代码。
41. 根据权利要求40所述的方法，其中所述数字代码对应于所述像素信号电压与所述重设信号电压之间的差。
42. 根据权利要求39所述的方法，其进一步包括以下动作将所述经合并的电流与所述像素电流进行比较；以及当所述经合并的电流与所述像素电流不相等时，对所述电阻进行调制以形成新的 调整电流。
43. 根据权利要求39所述的方法，其中所述对所述电阻进行调制的动作包括为电容器 充电和放电。
44. 根据权利要求43所述的方法，其中所述为电容器充电和放电的动作包括基于第一时钟信号将所述电容器连接到第一电压；以及 基于第二时钟信号将所述电容器连接到第二电压。
45. 根据权利要求43所述的方法，其中所述为电容器充电和放电的动作包括基于第一时钟信号将所述电容器连接到第一电压；以及基于所述经合并的电流与所述像素电流之间的比较结果将所述电容器连接到第 二电压。
46. 根据权利要求39所述的方法，其进一步包括以下动作通过调整所述参考电压而 调整所述成像器的信号增益。
47. 根据权利要求39所述的方法，其中在所述重设电流小于所述像素电流时执行所述 合并动作。
全文摘要
用于成像器的一种∑-Δ调制感测电路和一种模拟到数字转换器，所述∑-Δ调制感测电路和所述模拟到数字转换器不依赖于正被感测的重设与像素电压电平的比率。所述感测电路包含基于在所述成像器的多个列之间共用的参考电压的调节支路(273)。所述调节支路具有在感测操作期间被调制的可调整电阻开关电容器电路，所述可调整电阻开关电容器电路形成调整电流，在所述感测操作期间向与重设和像素信号之一相关联的电流施加所述调整电流。所述感测电路和模拟到数字转换器可基于所述重设与像素信号电压电平之间的差而产生数字代码，其实质上减轻与所述像素和重设信号电压相关联的噪声。所述参考电压也可用作对所述成像器的增益控制。
文档编号H04N5/378GK101160953SQ200680012353
公开日2008年4月9日 申请日期2006年4月12日 优先权日2005年4月15日
发明者克里斯蒂安·博姆勒 申请人:美光科技公司