基于Zynq-7000的PCM FMC扩展板及其工作方法
【专利摘要】本发明公开了一种基于Zynq-7000的PCM?FMC扩展板及其工作方法，包括彼此连接的基于Zynq-7000的Zedboard开发板和PCM?FMC扩展板，所述PCM?FMC扩展板是FMC板卡上内置了若干片PCM，其中一部分PCM采用SPI串行接口连接到FMC接口上，另外一部分PCM采用并行接口连接到FMC接口上；所述Zedboard开发板在单芯片内集成双核ARM?Cortex-A9处理器的处理系统Processing?System和Xilinx可编程逻辑Programmable?Logic。本发明既能提供ARM复杂的控制能力，又能提供FPGA高速并发处理能力。
【专利说明】基于Zynq-7000的PCM FMC扩展板及其工作方法
【技术领域】
[0001]本发明涉及一种基于Zynq-7000的PCM FMC扩展板及其工作方法。
【背景技术】
[0002]相变存储器，简称PCM，是利用硫族化合物在晶态和非晶态的巨大导电性差异来存储数据的存储介质。PCM作为一种新兴的存储介质，主要特点如下:
[0003](I)非易失性。数据在PCM中以相变形式存储，除非受到高温超过晶化温度，数据才会被破坏。PCM不必担心因掉电而丢失数据，也无需考虑因跌落等意外事件而造成数据的丢失。
[0004](2)—位可变。如同RAM，PCM可变的最小单元是一位。Flash在改变存储信息时要有单独的擦除步骤，而PCM无需擦除步骤，可以直接由O变I或由I变O。
[0005](3)高密度。PCM作为随机存储器，其密度比SRAM和DRAM要高很多，并且合理地利用相变存储材料导电性的差异开发多值存储，PCM的容量会大大增加。
[0006](4)高存取速度。由于相变存储材料的晶化速度一般在50ns以下，因此PCM具有很高的写入速度。PCM写入速度和NAND Flash相当，读取反应时间和NOR Flash相当，而带宽则可以媲美DRAM。在PCM中可以直接执行代码，而无需拷贝到RAM中执行。 [0007]针对PCM的特点，人们已经将PCM作为未来主存的最佳替代。一方面是因为计算机技术发展迅速，导致主存容量不能达到人们的需求，但是传统的DRAM主存并不能在提升主存容量的同时保证较高的性价比和较低的功耗；另一方面是PCM本身的特点，可以达到作为主存的要求。表1列出了不同存储介质的特性对比。由表格数据可得，PCM的密度和NAND相当，是DRAM的4倍；读延迟和NOR相当，是DRAM的5倍左右；写速度比NAND和NOR快很多，和DRAM相差不大；写寿命比NAND和NOR长很多。由此可得，PCM可以作为主存来使用。
[0008]表1
【权利要求】
1.一种基于Zynq-7000的PCM FMC扩展板，其特征是，包括彼此连接的基于Zynq-7000的Zedboard开发板和PCM FMC扩展板， 所述PCM FMC扩展板是FMC板卡上内置了若干片PCM，其中一部分PCM采用SPI串行接口连接到FMC接口上，用于进行PTL开发，进行多片管理，另外一部分PCM采用并行接口连接到FMC接口上，用于作为DRAM实现高性能非易失性存储； 所述Zedboard开发板在单芯片内集成双核ARM Cortex_A9处理器的处理系统Processing System 和 Xilinx 可编程逻辑 Programmable Logic,所述 Zedboard 开发板带有FMC插槽,所述FMC插槽与Xilinx可编程逻辑Programmable Logic连接，处理系统Processing System与Xilinx可编程逻辑Programmable Logic两者通过AXI总线进行通?目。
2.如权利要求1所述的一种基于Zynq-7000的PCMFMC扩展板，其特征是， 所述Xilinx可编 程逻辑Programmable Logic包括MMU、混合存储管理单元和PTL。
3.如权利要求2所述的一种基于Zynq-7000的PCMFMC扩展板，其特征是， 所述内存管理单元MMU用于完成主存地址的映射，用于将处理系统ProcessingSystem发送出的主存地址映射到PCM的地址单元。
4.如权利要求2所述的一种基于Zynq-7000的PCMFMC扩展板，其特征是， 所述混合存储管理单元用于控制DRAM与PCM之间数据的传输。
5.如权利要求2所述的一种基于Zynq-7000的PCMFMC扩展板，其特征是， 所述PTL用于实现若干损耗均衡算法，从而解决PCM寿命问题。
6.如上述任一权利要求所述的基于Zynq-7000的PCMFMC扩展板的工作方法，其特征是，包括如下步骤: 步骤(1):由处理系统Processing System发出访存指令,对主存进行读写操作,该指令到达XiIinx可编程逻辑Programmable Logic中的MMU,处理系统Processing System和Xilinx可编程逻辑Programmable Logic之间的数据传递通过AXI总线进行； 步骤(2) =MMU完成对主存地址的映射，能够映射到PCM的存储单元； 步骤(3) =MMU完成地址映射后，并不是直接对主存进行操作，还需要通过Xilinx可编程逻辑Programmable Logic中的混合存储管理单元来访问主存； 步骤(4):混合存储管理单元决定从DRAM缓存中获取数据，或先将PCM数据拷贝到DRAM,再从DRAM获取，或是直接从PCM获取，并且负责在DRAM和PCM间进行数据传递；步骤(5):同混合存储管理共同工作的还有PCM的损耗均衡算法实现，所述损耗均衡算法实现都是在DRAM向PCM写入时使用，以此来均衡减少PCM的写入次数；处理系统Processing System 和 Xilinx 可编程逻辑 Programmable Logic 间进行协作，Xilinx 可编程逻辑Progra_able Logic内部各模块进行协作,共同完成对PCM的访问。
7.如权利要求6所述的方法，其特征是，所述步骤(5)的损耗均衡算法包括少写PCM策略、细粒度写入策略和细粒度PCM均衡算法。
8.如权利要求7所述的方法，其特征是， 所述少写PCM策略:DRAM和PCM存储是按页面级别，DRAM和PCM的页面大小相同；对DRAM中的每个页面加上2个标志位，“P”表示DRAM中的页面是否在PCM中，“D”脏位表示DRAM页面是否经过修改；通过“P”和“D”标志位控制对PCM的写入；当“P”置O时，表示页面在DRAM中，但不在PCM中，无论“D”是O或I，都需将页面写入到PCM中； 当“P”置1时，表示页面在DRAM和PCM中都存在， 如果“D”置1，表示页面经过修改，将页面写回PCM; 如果“D”置O，表示页面没有修改，这时无需将页面写回PCM。
9.如权利要求7所述的方法，其特征是，所述细粒度写入策略:DRAM和PCM操作写入按照页面级别来进行，而细粒度写入策略采用更小的细粒度级别对PCM写入；将一个主存页面按照一定大小分成多个小块，并对每个小块设置一个标志位，以表示该块是否修改；需要将某页写入PCM时，仅将这些标志位置位的小块写入PCM ;没有置位的小块无需将其写回PCM。
10.如权利要求7所述的方法，其特征是，所述细粒度均衡策略:对PCM中的每一个页面加入了一个标志位“W”，由该标志位控制同一页面的不同块写入PCM的顺序。
【文档编号】G06F12/02GK103927276SQ201410095742
【公开日】2014年7月16日 申请日期:2014年3月14日 优先权日:2014年3月14日
【发明者】贾智平, 凌琨, 张磊 申请人:山东大学