一种脱离于主机的cpci模块独立测试装置制造方法
【专利摘要】本发明公开了一种脱离于主机的CPCI模块独立测试装置，该装置通过PCIE总线线缆与调试主机连接，调试主机发出测试信号，测试信号包括差分时钟、辅助信号和差分信号，调试主机中设置有主板和PCIE总线内外转换模块，测试信号经过该PCIE总线内外转换模块转换为适宜该PCIE总线线缆传输的信号，经由PCIE总线线缆发送至该装置；该装置包括：CPCI总线底板；被测CPCI模块，与该CPCI总线底板连接；总线协议转换模块，分别与该PCIE总线线缆以及该CPCI总线底板连接，总线协议转换模块用于实现PCIE总线到PCI总线的协议转换。本发明提高了CPCI模块独立测试装置对环境的适应度、可扩展性、降低了成本，使试验环境的搭建更简单。
【专利说明】—种脱离于主机的CPCI模块独立测试装置
【技术领域】
[0001]本发明涉及一种CPCI模块测试装置，特别是一种脱离于主机的CPCI模块独立测试装置。
【背景技术】
[0002]CPCI模块测试装置作为一种重要的测试设备，在产品研制与批产阶段得到广泛应用。
[0003]传统的CPCI模块测试设备一般采用CPCI总线底板直接插装CPCI主板和CPCI模块，如图1所示为传统的CPCI模块测试设备的结构示意图。
[0004]传统的CPCI模块测试设备直接设置在调试主机中，一块CPCI总线底板插装一块CPCI主板和最多七块CPCI模块，CPCI后出线板提供ATX电源和外设接口。
[0005]工作时，ATX电源接收外部220V交流电源输入，为测试设备提供工作电压.显示器、硬盘、键盘、鼠标、USB设备、音频视频设备、串口并口设备等通过CPCI后出线板的外设接口与CPCI主板通信。CPCI主板根据PCI协议与CPCI模块通信，实现CPCI模块的测试。
[0006]上述方式实现的CPCI模块测试设备存在以下缺点:
[0007]I) CPCI主板与CPCI模块无法分离，即CPCI主板必须与CPCI模块在同一环境中测试，在恶劣测试环境中，由于CPCI主板对测试环境的要求高，导致CPCI模块测试设备整体对测试环境的要求高，适应度差。
[0008]2) 一台CPCI模块测试设备最多只能插装七块CPCI模块,则对于一台调试主机,最多只能测试七块CPCI模块，可扩展性差。
[0009]3)测试时需要连接的外设和连线多，成本高且试验环境搭建复杂。
【发明内容】
[0010]本发明解决的技术问题在于，提高在测试环境中，CPCI模块独立测试装置对环境的适应度。
[0011]更进一步的，解决传统CPCI模块测试设备可扩展性差、成本高及试验环境搭建复杂的问题。
[0012]本发明公开了一种脱离于主机的CPCI模块独立测试装置，该装置通过PCIE总线线缆与调试主机连接，该调试主机发出测试信号，该测试信号包括差分时钟、辅助信号和差分信号，该调试主机中设置有主板和PCIE总线内外转换模块，该测试信号经过该PCIE总线内外转换模块转换为适宜该PCIE总线线缆传输的信号，经由该PCIE总线线缆发送至该装置；
[0013]该装置进一步包括:
[0014]CPCI总线底板；
[0015]被测CPCI模块，与该CPCI总线底板连接；
[0016]总线协议转换模块，分别与该PCIE总线线缆以及该CPCI总线底板连接，该总线协议转换模块用于实现PCIE总线到PCI总线的协议转换。
[0017]该PCIE总线内外转换模块连接至该调试主机的PCIE总线接口，该PCIE总线内外转换模块进一步包括:
[0018]前端差分时钟处理单元，用于对差分时钟进行使能控制以及信号完整性优化；
[0019]前端辅助信号控制单元，用于对差分时钟进行使能控制，对辅助信号进行电源隔离以及状态控制处理；
[0020]前端差分信号处理单元，用于对高速差分信号进行预加重/去加重、调幅以及均衡处理；
[0021]该前端差分时钟处理单元、该前端辅助信号控制单元以及该前端差分信号处理单元均分别与该PCIE总线线缆连接。
[0022]该PCIE总线线缆包括差分时钟传输通道、辅助信号传输通道和差分信号传输通道。
[0023]该总线协议转换模块进一步包括:后端差分时钟处理单元、后端辅助信号控制单元、后端差分信号处理单元和总线协议处理单元，该后端差分时钟处理单元、后端辅助信号控制单元与后端差分信号处理单元均分别与总线协议处理单元连接；
[0024]该后端差分时钟处理单元从该PCIE总线线缆接收该差分时钟，或者，产生一后端时钟，经过使能控制以及信号完整性优化后，提供给该总线协议处理单元；
[0025]该后端辅助信号控制单元用于对从该PCIE总线线缆接收的辅助信号进行电源隔离以及状态控制处理，对该差分时钟或者后端时钟进行使能控制；
[0026]该后端差分信号处理单元用于对从该PCIE总线线缆接收的高速差分信号进行预加重/去加重、调幅以及均衡处理；
[0027]该总线协议处理单元用于实现从PCIE总线到PCI总线的协议转换。
[0028]所述装置进一步包括:
[0029]该CPCI总线底板通过CPCI系统插槽连接该总线协议转换模块；
[0030]该CPCI总线底板通过CPCI总线插槽连接该被测CPCI模块；
[0031]该CPCI总线底板通过CPCI电源插槽连接CPCI电源模块，该CPCI电源模块接收外部直流稳压电源。
[0032]该总线协议转换模块进一步包括共享内存与配置寄存器，该共享内存与配置寄存器均与该总线协议处理单元连接，该共享内存用于作为缓存单元。
[0033]所述装置还包括一全加固机箱，用于容置该CPCI总线底板、该被测CPCI模块与该总线协议转换模块。
[0034]该CPCI总线底板还具有一接口面板接口，用于与接口面板模块连接，以提供电源输入接口和控制信号输入输出接口。
[0035]该CPCI总线底板具备N个CPCI总线插槽以连接N个被测CPCI模块，N = 1,2,3,4，5，6，7。
[0036]该PCIE总线内外转换模块通过PCIE总线接口与该主板连接。
[0037]本发明提高了在测试环境中CPCI模块独立测试装置对环境的适应度。更进一步的，提高了可扩展性、降低了成本，使试验环境的搭建更加简单。
【专利附图】
【附图说明】
[0038]图1所示为传统的CPCI模块测试设备的结构示意图。
[0039]图2所示为本发明的脱离于主机的CPCI模块独立测试装置的结构示意图。
[0040]图3所示为本发明的脱离于主机的CPCI模块独立测试装置的结构示意图。
【具体实施方式】
[0041]如图2所示为本发明的脱离于主机的CPCI模块独立测试装置的结构示意图。
[0042]在【背景技术】中，CPCI模块测试设备必须使用CPCI主板，而本发明的CPCI模块独立测试装置利用调试主机100中的主板代替该CPCI主板，而将CPCI总线底板设置在脱离于主机的CPCI模块独立测试装置200中，从而实现了 CPCI主板与CPCI模块的分离。调试主机100与CPCI模块独立测试装置200之间通过PCI Express总线线缆2 (简称PCIE总线线缆)连接。由调试主机100发出测试信号，该测试信号包括差分时钟、辅助信号和差分信号。
[0043]本发明还在该调试主机100中增设PCI Express总线内外转换模块I (简称PCIE总线内外转换模块)，该测试信号经过该PCIE总线内外转换模块I转换为适宜该PCIE总线线缆传输的信号后，经由该PCIE总线线缆2发送至CPCI模块独立测试装置200。
[0044]该CPCI模块独立测试装置200进一步包括CPCI总线底板4、总线协议转换模块3和被测CPCI模块。被测CPCI模块与该CPCI总线底板4连接。该总线协议转换模块3分别与该PCIE总线线缆2以及该CPCI总线底板4连接，该总线协议转换模块3用于实现PCIE总线到PCI总线的协议转换。
[0045]以下借助图3，进一步详细介绍本发明的技术方案的详细内容。
[0046]本发明为了提高CPCI模块独立测试装置200对环境的适应度，将被测CPCI模块设置于该脱离于主机的CPCI模块独立测试装置200中，将CPCI主板设置于CPCI模块独立测试装置200之外，并由调试主机100自带的主板实现CPCI主板的功能。同时，本发明能够解决在调试主机100与CPCI模块独立测试装置200之间的信号传递问题，以保证CPCI模块独立测试装置200的正常测试。如此，则CPCI模块独立测试装置200对环境的要求降低，即使置于恶劣测试环境下时，也可完成测试任务。
[0047]本发明的调试主机发出的测试信号可通过PCIE总线线缆2传递至CPCI模块独立测试装置200中，使得测试信号可正常的应用于CPCI模块独立测试装置200，实现测试过程。
[0048]图3中PCIE总线内外转换模块I连接至调试主机100的PCI Express总线接口(简称PCIE总线接口 )。PCIE总线内外转换模块I进一步包括前端差分时钟处理单元8、前端辅助信号控制单元9和前端差分信号处理单元10。
[0049]前端差分时钟处理单元8用于从PCIE总线接口中接收该测试信号中的差分时钟，并对差分时钟进行使能控制以及信号完整性优化。在另一实施例中，前端差分时钟处理单元8也可以不使用调试主机100提供的该差分时钟，而是自身产生一前端时钟，此时必须对调试主机提供的差分时钟进行有效端接处理。该有效端接处理可以具体采用一接地处理。
[0050]前端辅助信号控制单元9用于对辅助信号进行电源隔离以及状态控制处理，对差分时钟或前端时钟进行使能控制。
[0051]前端差分信号处理单元10用于实现对高速差分信号的预加重/去加重、调幅、均衡处理，以确保信号在PCIE总线线缆2上的可靠传输。
[0052]相对应的，PCIE总线线缆2提供差分时钟传输通道、辅助信号传输通道和差分信号传输通道。
[0053]该前端差分时钟处理单元8、该前端辅助信号控制单元9以及该前端差分信号处理单元10均分别与该PCIE总线线缆2连接。该前端差分时钟处理单元8连接该差分时钟传输通道，以传递差分时钟。该前端辅助信号控制单元9连接该辅助信号传输通道，以传递该辅助信号。该前端差分信号处理单元10连接该差分信号传输通道，以传递该差分信号。
[0054]PCIE总线线缆2用于连接PCIE总线内外转换模块I和总线协议转换模块3，其长度不能太长，其长度受限于总线协议转换模块I可接受的信号传输质量。
[0055]总线协议转换模块3用于实现PCI Express总线到PCI总线的协议转换。总线协议转换模块3包括后端差分时钟处理单元11、后端辅助信号控制单元12、后端差分信号处理单元13、总线协议处理单元14、共享内存15和配置寄存器16。后端差分时钟处理单元
11、后端辅助信号控制单元12、后端差分信号处理单元13、共享内存15和配置寄存器16均分别与总线协议处理单元14连接。
[0056]后端差分时钟处理单元11从PCIE总线线缆2接收差分时钟或前端时钟，经过使能控制、信号完整性优化后提供给总线协议处理单元14。在另一实施例中，后端差分时钟处理单元11也可以不使用PCIE总线线缆2所传输的差分时钟或前端时钟，而是使用自身产生一后端时钟。此时必须对PCIE总线线缆2上的差分时钟或前端时钟进行有效端接处理。该有效端接处理可以具体采用一接地处理。
[0057]后端辅助信号控制单元12用于对从PCIE总线线缆2接收的辅助信号实现电源隔离以及状态控制处理，对该差分时钟或者后端时钟进行使能控制。
[0058]后端差分信号处理单元13用于对从PCIE总线线缆2接收的高速差分信号进行预加重/去加重、调幅、均衡处理，确保传输给总线协议处理单元的差分信号质量可靠。
[0059]总线协议处理单元14负责实现从PCIE总线到PCI总线的协议转换。总线协议处理单元14具体用于实现命令解析转换、配置寄存器管理、数据提取封装、地址解析映射、DMA传输控制、复位链路控制、中断处理、错误报告处理、电源管理控制和测试链路管理。
[0060]共享内存15作为命令和/或数据的缓存单元，解决跨时钟域问题。
[0061]CPCI总线底板4具有至少一个CPCI系统插槽17、CPCI电源插槽18、接口面板插口 19和若干个CPCI总线插槽。
[0062]CPCI总线底板4通过CPCI系统插槽17连接总线协议转换模块3，通过CPCI电源插槽18连接CPCI电源模块5，通过接口面板插口 19连接接口面板模块6，通过每个CPCI总线插槽20连接一被测CPCI模块。
[0063]每个系统插槽17可最多控制7个CPCI总线插槽20，即，每个CPCI总线底板4可最多连接7个被测CPCI模块。
[0064]接口面板模块6提供外部直流稳压电源输出和控制信号输入输出接口。
[0065]CPCI电源模块5根据接收到的外部直流稳压电源，为CPCI总线底板4、总线协议转换模块3和被测CPCI模块提供工作电压，其带载能力可根据实际需求合理选择。
[0066]CPCI模块独立测试装置200可设置在一全加固机箱中，该全加固机箱可保证CPCI总线底板4与所连接的各个模块的相对位置固定，并提供良好的散热性能和抗振动性能。
[0067]更进一步的，PCIE总线内外转换模块I中，前端差分时钟处理单元8与调试主机PCI Express总线接口双向连接，前端差分时钟处理单元8与PCIE总线线缆2双向连接，前端辅助信号控制单元9与调试主机PCI Express总线接口双向连接，前端辅助信号控制单元9与PCIE总线线缆2双向连接，前端差分信号处理单元10与调试主机PCI Express总线接口双向连接，前端差分信号处理单元10与PCIE总线线缆2双向连接，前端差分时钟处理单元8与前端辅助信号控制单元9双向连接，前端辅助信号控制单元9与前端差分信号处理单元10双向连接。总线协议转换模块3中，后端差分时钟处理单元11与PCIE总线线缆2双向连接，后端辅助信号控制单元12与PCIE总线线缆2双向连接，后端差分信号处理单元13与PCIE总线线缆2双向连接，总线协议处理单元14与CPCI总线底板4中CPCI系统插槽17双向连接，后端差分时钟处理单元11与后端辅助信号控制单元12双向连接，后端差分时钟处理单元11与总线协议处理单元14双向连接，后端辅助信号控制单元12与后端差分信号处理单元13双向连接，后端辅助信号控制单元12与总线协议处理单元14双向连接，后端差分信号处理单元13与总线协议处理单元14双向连接，总线协议处理单元14与共享内存15双向连接，总线协议处理单元14与配置寄存器16双向连接。CPCI总线底板4中，CPCI电源插槽18与CPCI电源模块5双向连接，接口面板接口 19与接口面板模块6双向连接，CPCI总线插槽20与被测CPCI模块双向连接。PCIE总线内外转换模块I与调试主机PCI Express总线接口通信。PCIE总线内外转换模块I与总线协议转换模块3通过PCIE总线线缆2通信。总线协议转换模块3与CPCI电源模块5、接口面板模块6、被测CPCI模块通过CPCI总线底板4通信。
[0068]以上为CPCI模块独立测试装置200的结构说明，以下对测试过程进行说明。
[0069]测试前，PCIE总线内外转换模块I安装到调试主机100的PCIE总线接口上。PCIE总线内外转换模块I与总线协议转换模块3通过PCIE总线线缆2紧固连接。
[0070]总线协议转换模块3、CPCI电源模块5、接口面板模块6和被测CPCI模块通过CPCI总线底板4紧固连接。直流稳压电源通过接口面板模块6的电源接口给CPCI电源模块5供电。直流稳压电源和调试主机100置于测试环境外，不受测试环境影响。
[0071]测试开始后，CPCI模块独立测试装置200先加电，调试主机100后加电，以确保PCIE链路正常建立。PCIE总线内外转换模块I中，前端辅助信号控制单元9根据链路状态决定是否对差分时钟信号或前端时钟进行使能，即，当前端辅助信号控制单元9判断链路已经建立后，对差分时钟信号或前端时钟进行使能。
[0072]前端差分时钟处理单元8负责对差分时钟信号进行信号完整性优化。前端差分信号处理单元10负责对高速差分信号进行预加重/去加重、调幅、均衡处理，控制处理后的差分时钟信号、辅助信号和高速差分信号通过PCIE总线线缆2与总线协议转换模块3进行交互。
[0073]总线协议转换模块3中，后端辅助信号控制单元11根据链路状态决定是否对差分时钟信号进行使能，即，当后端辅助信号控制单元11判断链路已经建立后，对差分时钟信号或后端时钟进行使能。
[0074]后端差分时钟处理单元12负责对差分时钟信号进行信号完整性优化。后端差分信号处理单元13负责对高速差分信号进行预加重/去加重、调幅、均衡处理。控制处理后的差分时钟信号、辅助信号和高速差分信号与总线协议处理单元14进行交互，总线协议处理单元14负责对PCIE总线协议和PCI总线协议进行转换处理，包括命令解析转换、数据提取封装、地址解析映射、DMA传输控制、复位链路控制、中断处理、错误报告处理、电源管理控制和测试链路管理。总线协议处理单元14利用处理后的时序逻辑与被测CPCI模块交互。
[0075]在本发明中，一台脱离于主机的CPCI模块独立测试装置200可最多插装7个被测CPCI模块，占用调试主机的一个PCI Express总线接口，并通过PCIExpress总线接口与主板连接，当选用的调试主机有多个PCI Express总线接口时,可连接多台脱离于主机的CPCI模块独立测试装置200，故而本发明具备较好的扩展性。
[0076]跟传统的CPCI模块测试设备相比较，脱离于主机的CPCI模块独立测试装置200利用调试主机100自身的主板作为CPCI主板，使得CPCI模块独立测试装置200无需设置CPCI主板，进而提高了对环境的适应性，同时，由于不再单独设置CPCI主板也降低了成本。
[0077]另外，测试时，所需要的外设与调试主机数量有关，一台调试主机仅需一套外设，但是，一台调试主机100可以连接多台脱离于主机的CPCI模块独立测试装置200，S卩，多台脱离于主机的CPCI模块独立测试装置200可仅对应一套外设，故而大幅降低了对外设的数量需求，测试成本低。同时，每台脱离于主机的CPCI模块独立测试装置200所需要连接的线缆仅有电源线和PCIE线缆2，连线简单，便于试验环境搭建。
[0078]以上仅为对本发明的技术方案的说明，并非用于限制本发明的技术方案，任何所属【技术领域】的技术人员，在不脱离本发明的精神和范围内，所作的更动与修改，均包含在本案的范围内。
【权利要求】
1.一种脱离于主机的CPCI模块独立测试装置，其特征在于， 该装置通过PCIE总线线缆与调试主机连接，该调试主机发出测试信号，该测试信号包括差分时钟、辅助信号和差分信号，该调试主机中设置有主板和PCIE总线内外转换模块，该测试信号经过该PCIE总线内外转换模块转换为适宜该PCIE总线线缆传输的信号，经由该PCIE总线线缆发送至该装置； 该装置进一步包括: CPCI总线底板； 被测CPCI模块，与该CPCI总线底板连接； 总线协议转换模块，分别与该PCIE总线线缆以及该CPCI总线底板连接，该总线协议转换模块用于实现PCIE总线到PCI总线的协议转换。
2.如权利要求1所述的装置，其特征在于，该PCIE总线内外转换模块连接至该调试主机的PCIE总线接口，该PCIE总线内外转换模块进一步包括: 前端差分时钟处理单元，用于对差分时钟进行使能控制以及信号完整性优化； 前端辅助信号控制单元，用于对差分时钟进行使能控制，对辅助信号进行电源隔离以及状态控制处理； 前端差分信号处理单元，用于对高速差分信号进行预加重/去加重、调幅以及均衡处 理； 该前端差分时钟处理单元、该前端辅助信号控制单元以及该前端差分信号处理单元均分别与该PCIE总线线缆连接。
3.如权利要求1所述的装置，其特征在于，该PCIE总线线缆包括差分时钟传输通道、辅助信号传输通道和差分信号传输通道。
4.如权利要求1所述的装置，其特征在于，该总线协议转换模块进一步包括:后端差分时钟处理单元、后端辅助信号控制单元、后端差分信号处理单元和总线协议处理单元，该后端差分时钟处理单元、后端辅助信号控制单元与后端差分信号处理单元均分别与总线协议处理单元连接； 该后端差分时钟处理单元从该PCIE总线线缆接收该差分时钟，或者，产生一后端时钟，经过使能控制以及信号完整性优化后，提供给该总线协议处理单元； 该后端辅助信号控制单元用于对从该PCIE总线线缆接收的辅助信号进行电源隔离以及状态控制处理，对该差分时钟或者后端时钟进行使能控制； 该后端差分信号处理单元用于对从该PCIE总线线缆接收的高速差分信号进行预加重/去加重、调幅以及均衡处理； 该总线协议处理单元用于实现从PCIE总线到PCI总线的协议转换。
5.如权利要求1所述的装置，其特征在于，该装置进一步包括: 该CPCI总线底板通过CPCI系统插槽连接该总线协议转换模块； 该CPCI总线底板通过CPCI总线插槽连接该被测CPCI模块； 该CPCI总线底板通过CPCI电源插槽连接CPCI电源模块，该CPCI电源模块接收外部直流稳压电源。
6.如权利要求4所述的装置，其特征在于，该总线协议转换模块进一步包括共享内存与配置寄存器，该共享内存与配置寄存器均与该总线协议处理单元连接，该共享内存用于作为缓存单元。
7.如权利要求1所述的装置，其特征在于，该装置还包括一全加固机箱，用于容置该CPCI总线底板、该被测CPCI模块与该总线协议转换模块。
8.如权利要求5所述的装置，其特征在于，该CPCI总线底板还具有一接口面板接口，用于与接口面板模块连接，以提供电源输入接口和控制信号输入输出接口。
9.如权利要求5所述的装置，其特征在于，该CPCI总线底板具备N个CPCI总线插槽以连接 N 个被测 CPCI 模块，N = 1，2，3，4，5，6，7。
10.如权利要求1所述的装置，其特征在于，该PCIE总线内外转换模块通过PCIE总线接口与该主板连接。
【文档编号】G06F11/22GK104077200SQ201410301194
【公开日】2014年10月1日 申请日期:2014年6月27日 优先权日:2014年6月27日
【发明者】李兴龙, 姚智慧, 王吕大 申请人:北京计算机技术及应用研究所, 北京航天爱威电子技术有限公司