一种单调计数器及单调计数的方法
【专利摘要】本发明涉及集成电路制造【技术领域】，尤其涉及一种单调计数器及单调计数方法，通过采用非易失性静态随机访问存储器作为单调计数器的计数模块，从而使得单调计数器结合了静态随机访问存储器随机访问速度快、位级可擦可写以及非易失性存储单元的非易失性和寿命长的优势，有效地克服了现有技术中基于flash存储芯片的单调计数器寿命短和擦写速度慢的技术缺陷。同时，本发明基于新型存储器技术的非易失性静态随机存储器工艺能够与标准CMOS工艺相兼容，便于集到成到系统级芯片中，适用于嵌入式应用和安全芯片领域。
【专利说明】
一种单调计数器及单调计数的方法
【技术领域】
[0001]本发明涉及集成电路制造【技术领域】，尤其涉及一种单调计数器及单调计数的方法。
【背景技术】
[0002]在现有集成电路设计过程中，特别是在安全领域内的集成电路设计过程中，例如丁?1(可信平台模块，10(11116)安全芯片或丁(?[(可信计算模块，丁!'1181:07的10(11116)安全芯片，经常需要提供单调计数器的功能。所谓单调计数器是一种硬件计数模块，并且计数器计数数值只能单调递增或者单调递减，永不重复。提供单调计数器的目的是为了在远程信息交互的过程时，如身份验证，在用户发送的数据中加入永不重复的部分，从而防止攻击者从通讯线路中窃取用户的合法数据后，重新冒用用户的身份，达到欺骗认证服务器的目的，即防止重放攻击￠60奶紅仏(^8)。如图1所示，用户向服务器发送加密信息和密钥，获得身份认证和许可。如果这部分加密信息和密钥被攻击者截获，攻击者就能够利用该信息从而也获得服务器的身份认证许可，达到了欺骗服务器系统的目的。如果在加密信息和密钥中添加永不重复的部分，那么就可以防止重放攻击，如图2所不0
[0003]对于单调计数器，最开始的实现方式是采用熔丝(血86)单元来计数，这种计数方式的主要缺点就是这种破坏性的编程往往与集成电路之间的操作不兼容，并且破坏性的编程导致这种计数器的寿命十分有限。另一种实现方式就是利用电可编程只读存储器
或电可擦除可编程存储器来实现单调计数器，但缺点是这种浮栅晶体管工艺与0103工艺不兼容，而且对其编程是可擦除的，通过紫外线照射就能够擦除其内部存储的数据，对于在安全领域的应用来说利用2？如1或22？如1来实现单调计数的方式太不安全了。
[0004]随着闪存技术的发明，现在通常的实现方案是利用闪存来实现单调计数器。通常的实现方法是:利用闪存中的某一个“块”直接存储计数值，其中一个“块”是指不同的存储器根据各自的电气特性定义的一段连续的存储空间，例如128字节。每当需要计数时，要先对整个存储计数值的“块”进行擦除，之后将新的计数值写入该“块”，这样该“块”就完成了一次完整的擦写过程。其中擦除操作必须针对整个“块”进行，这是由于目前闪存的硬件特性决定的。闪存的可擦写次数大概在10万次，每计一次数就对进行了一次擦除操作，也就意味了当计数达到10万次时，中的计数“块”将不能继续工作，如果需要继续计数，就必须利用中的另一个“块”来存储计数值。这样存储器的存储寿命就很有限，容易造成硬件设备的消耗和浪费。
[0005]此外，一种改进的基于闪存的单调计数方法是通过向闪存中的存储块写“0”来实现计数，当该存储块写满“0”时，通过一次擦除操作将存储块中的存储单元全部写“ 1 ”，记录擦除操作的次数，并再通过向存储块中写“0”来计数，那么计数值为擦除次数乘以存储块存储单元数再加上当前块中“0”的个数。虽然这种方法提高了闪存的计数寿命，但是计数结果较复杂，并且还需要额外的存储块来存储擦除次数，而闪存的硬件特性也决定了其很难与逻辑工艺兼容。
【发明内容】
[0006]鉴于上述问题，本发明提供一种单调计数器及单调计数的方法。
[0007]一种单调计数器，其中，包括:
[0008]硬件计数模块，实现硬件计数功能。
[0009]控制模块，通过设定的计数算法向所述硬件计数模块写入相应的计数值以实现单调计数，并读出所述硬件计数模块中的计数值；
[0010]其中，所述硬件计数模块为非易失性静态随机访问存储器构成的存储阵列，且所述硬件计数模块中的存储阵列按位级直接可擦可写。
[0011]上述的单调计数器，其中，所述设定的计数算法为单调递增或单调递减。
[0012]上述的单调计数器，其中，所述控制模块为微控制器或微处理器。
[0013]上述的单调计数器，其中，所述非易失性静态随机访问存储器的非易失性由相变存储器存储单元、磁存储器存储单元、铁电存储器存储单元、或可变电阻存储器存储单元来实现。
[0014]上述的单调计数器，其中，所述硬件计数模块中的存储单元为了层非易失性静态随机访问存储器单元；
[0015]其中，了为正整数。
[0016]一种单调计数方法，基于上述的单调计数器，所述方法包括:
[0017]所述控制模块从所述硬件计数模块中获取一计数值八；
[0018]所述硬件计数模块基于所述数值八的基础上，以3作为步幅值进行单调计数；
[0019]当所述硬件计数模块第一次计数时，所述数值八为设定的初始值，当所述硬件计数模块第~次计数时，所述数值4为所述硬件计数模块上一次计数操作的计数值；
[0020]其中，所述3为非零整数，所述八和所述~均为整数，且所述~大于1。
[0021]上述的单调计数器的实现方法，其中，所述3为正整数或负整数；
[0022]当3为正整数时，所述单调计数器为单调递增计数器；
[0023]当3为负整数时，所述单调计数器为单调递减计数器。
[0024]上述技术方案具有如下优点或有益效果:
[0025]本发明提出的一种单调计数器及单调计数的方法，通过采用非易失性静态随机访问存储器作为单调计数器的硬件计数模块，从而使得单调计数器结合了静态随机访问存储器读取速度快、位级可擦可写以及非易失性存储单元的非易失性和寿命长的优势，有效地克服了现有技术中基于？匕也存储芯片的单调计数器寿命短和擦写速度慢的技术缺陷。同时，本发明基于新型存储器技术的非易失性静态随机访问存储器工艺能够与标准(:103工艺相兼容，便于集到成到系统级芯片中，适用于嵌入式应用和安全芯片领域。
【专利附图】
【附图说明】
[0026]参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
[0027]图1是【背景技术】中的重放攻击示意图；
[0028]图2是【背景技术】中的防重放攻击示意图；
[0029]图3是本发明实施例中单调计数器的结构示意图；
[0030]图4是本发明实施例中单调计数方法的流程示意图；
[0031]图5是本发明实施例中基于电阻型材料的叭3狀1存储单元的电路结构示意图；
[0032]图63-66是本发明单调计数器计数示意图；
[0033]图7是本发明实施例中基于多层非易失性存储单元的单调计数器的电路结构示意图。
【具体实施方式】
[0034]下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
[0035]随着新型存储器工艺例如相变存储器$(:狀的、磁存储器(1狀的、铁电存储器(作狀的、可变电阻式存储器狀1)等技术不断成熟，利用其来实现单调计数器，可以解决？匕也单调计数器的可擦写次数的限制，因为新型存储器大多可以位级读写，并可以随机存取。但与？匕也单调计数器一样，为了使能达到更多的计数值以提高计数器芯片的寿命，必须增加更多的存储单元，从而使得芯片面积很大，成本也随之提高。
[0036]本发明提供一种单调计数器及单调计数的方法，其核心思想是通过采用非易失性静态随机访问存储器 0^011-^0181:116 81:^1:10 1^811(10111 ^00688 161110，简称作为单调计数器的硬件计数模块，其结合了静态随机访问存储器)读取速度快、性能高以及非易失性存储单元的非易失性、数据保持时间长和寿命长以及最小擦写单位小(位线)的优势，有效地克服了现有技术中基于存储芯片的单调计数器寿命短和擦写速度慢的技术缺陷。
[0037]具体的，本发明提供一种单调计数器，如图3所示，包括，实现硬件计数功能的硬件计数模块；以及通过设定的计数算法(只能单调递增或只能单调递减)向硬件计数模块写入相应计数值以实现单调计数的控制模块，且该控制模块并可将硬件计数模块中的计数值读出并发送至上一级系统中；其中，硬件计数模块为非易失性静态随机访问存储器构成的存储阵列，且硬件计数模块中的存储阵列按位级直接可擦可写。
[0038]优选的，控制模块为微控制器或微处理器。
[0039]在本发明的实施例中，一个1^3狀1存储单元由一个传统的3狀1单元和一个新型存储器存储单元(非易失性存储单元)组合构成，不仅具备3狀1快速随机访问的特点，也具备新型存储器非易失性的特性。在本发明的实施例中该叭3狀1存储单元的非易失性特性可由相变存储器存储单元、磁存储器存储单元、铁电存储器(作狀的存储单元或可变电阻式存储器(如狀的存储单元等实现。进一步的，为了提高集成度，可利用一个3狀1单元和了个新型存储器存储单元构成一个了层1^3狀1单元结构，即了个新型存储器存储单元复用一个3狀1单元，也就是说硬件计数模块中的存储单元为了层非易失性静态随机访问存储器单元，且了为正整数，从而节省芯片面积，达到更高的集成度。
[0040]本发明单调计数的过程如图4所示，基于上述的单调计数器，该步骤包括:
[0041]步骤51:系统上电，控制模块从硬件计数模块中获取计数值4 ；具体的，电启动单调计数器后，控制模块从硬件计数模块中获取计数值硬件计数模块第一次计数时，数值4为设定的初始值，当硬件计数模块第~次计数时，数值4为硬件计数模块上一次计数操作的计数值；其中，八和~均为整数，且~大于1。
[0042]步骤32，当接收到计数请求时，硬件计数模块基于数值八的基础上，以3作为步幅值进行单调计数；其中，3为非零整数。在本发明的实施例中，当有计数请求时。控制模块控制计数器从八+3开始计数，以保证计数值单调。
[0043]在本发明的实施例中，3为正整数或负整数；当3为正整数时，单调计数器为单调递增计数器；当3为负整数时，单调计数器为单调递减计数器。
[0044]可选但非限制，￡1为1或-1。
[0045]本发明的单调计数器的实现方法，可通过直接向硬件计数模块的1^3狀1存储单元中写入一个二进制计数值，实现一次硬件计数。
[0046]下面以电阻型新型存储器为例做进一步阐述。
[0047]电阻型新型存储器是指在不同条件下，存储材料呈现不同电阻特性，通过不同阻值来存储不同数据的非易失性存储器。例如，相变存储器中的相变材料在写入电流不同时，可在晶态(低阻)和非晶态(高阻)之间转换，实现“0”和“1”存储；可变电阻式存储器狀1)中的阻变材料在外加偏压不同时，可在高低组态之间发生转变，实现“0”和“1”存储；磁存储器(1狀1)中的磁隧道结包含固定磁层和自由磁层，自由磁层与固定磁层的磁场方向是否相同决定存储单元呈现低阻态或高阻态，实现“0”和“ 1 ”存储。由电阻型材料构成的叭3狀1存储单元的结构可如图5所示，其主要有两个部分，第一部分为3狀1存储单元1，另外一部分为电阻型材料构成的非易失性单元2，还包括字线3和位线4，用以对3狀1单元进行寻址，非易失性选择字线7用以寻址非易失性存储单元2。
[0048]其中，3狀1存储单元1可为传统的6管3狀1单元，字线3和位线4控制对3狀1存储单元的读写操作；非易失性存储单元2可为2121？结构，非易失性选择字线7控制选择电阻型材料5，由于两个电阻型材料5阻值的差异，在3狀1单元上电后通过两个0103反相器6的自锁从而可以读出存储在电阻型材料5中的信息。由于不同电阻材料的写入机制不一样，图5中并未给出向电阻型材料5中写入数据的电路。
[0049]另一方面，对于计数单元而言，由个非易失性31^1存储单元构成的硬件计数模块采用二进制计数法可以从0计数到2^1-1，如图6所示的是由8个^31^1(1个字节)单元构成的硬件计数模块，可以从0计数到255。如图63所示的二进制计数值为001(^0100，转换为十进制为计数值36。假设单调计数的步幅为5，那么控制模块会将计数值41写入该8位1^3狀1存储单元中，即写入二级制计数值0010」001，如图66所示。
[0050]进一步的，为了降低存储单元的面积，提高集成度，可采取了层叭31^1单元结构，即了个非易失性存储单元复用一个31^1的存储单元，电路结构如图7所示，可见大大减少了晶体管数目，节省更多芯片面积。例如，对于一个8位的叭3狀1存储单元，若每个叭3狀1单元包含8层非易失性单元，那么每个1^3狀1单元可以存储8位数据，那么8位的8层11#狀1存储单元可以从0计数到264-1。因此采用多层1^3狀1存储单元结构能够大大降低了芯片的面积，减少成本；换言之，同样的芯片面积下多层11#狀1结构能够达到更高的计数上限，大大提高单调计数器的使用寿命。
[0051]综上所述，本发明的单调计数器及单调计数方法，利用11#狀1存储单元实现硬件计数，结合了 SRAM读取速度快，位级可写以及非易失性存储单元的非易失性和寿命长的优势，克服了现有技术中基于Flash存储芯片的单调计数器寿命短和擦写速度慢的技术缺陷。利用其来实现单调计数器，可以解决Flash单调计数器的最大可擦写次数的限制，进一步提高了单调计数器的使用寿命。并且，本发明基于新型存储器的nvSRAM工艺能够兼容标准的CMOS工艺，因此本发明的单调技术器能够集成到其他系统级的芯片内，非常适用于嵌入式系统和安全芯片领域内。
[0052]通过说明和附图，给出了【具体实施方式】的特定结构的典型实施例，基于本发明精神，还可作其他的转换。尽管上述发明提出了现有的较佳实施例，然而，这些内容并不作为局限。
[0053]对于本领域的技术人员而言，阅读上述说明后，各中变化和修正无疑将显而易见。因此，所附的权利要求书应看作是涵盖本发明的真实意图和范围的全部变化和修正。在权利要求书范围内任何和所有等价的范围与内容，都应认为仍属本发明的意图和范围内。
【权利要求】
1.一种单调计数器，其特征在于，包括: 硬件计数模块，实现硬件计数功能。 控制模块，通过设定的计数算法向所述硬件计数模块写入相应的计数值以实现单调计数，并读出所述硬件计数模块中的计数值； 其中，所述硬件计数模块为非易失性静态随机访问存储器构成的存储阵列，且所述硬件计数模块中的存储阵列按位级直接可擦可写。
2.如权利要求1所述的单调计数器，其特征在于，所述设定的计数算法为单调递增或单调递减。
3.如权利要求1所述的单调计数器，其特征在于，所述控制模块为微控制器或微处理器。
4.如权利要求1所述的单调计数器，其特征在于，所述非易失性静态随机访问存储器的非易失性由相变存储器存储单元、磁存储器存储单元、铁电存储器存储单元、或可变电阻存储器存储单元来实现。
5.如权利要求1所述的单调计数器，其特征在于，所述硬件计数模块中的存储单元为了层非易失性静态随机访问存储器单元； 其中，了为正整数。
6.一种单调计数方法，其特征在于，基于如权利要求1-5中任意一项所述的单调计数器，所述方法包括: 所述控制模块从所述硬件计数模块中获取一计数值八； 所述硬件计数模块基于所述数值纟的基础上，以3作为步幅值进行单调计数； 当所述硬件计数模块第一次计数时，所述数值4为设定的初始值，当所述硬件计数模块第~次计数时，所述数值4为所述硬件计数模块上一次计数操作的计数值； 其中，所述3为非零整数，所述八和所述~均为整数，且所述~大于1。
7.如权利要求6所述的单调计数器的实现方法，其特征在于，所述3为正整数或负整数； 当3为正整数时，所述单调计数器为单调递增计数器； 当3为负整数时，所述单调计数器为单调递减计数器。
【文档编号】G06F21/71GK104484624SQ201410777782
【公开日】2015年4月1日 申请日期:2014年12月15日 优先权日:2014年12月15日
【发明者】景蔚亮, 叶勇 申请人:上海新储集成电路有限公司