技术总结
一种应对多核处理器监听访问冲突的Cache设计结构及方法，采用两周期监听冲突解决策略，按照监听第一周期处理器端替换写、总线端监听读，监听第一周期处理器检错写、总线端监听读，监听第二周期处理器端写、总线端监听写，监听第二周期处理器端读、总线端写分别独立设置相应的冲突解决模块以及解决方法策略，利用片上双端口RAM存储器替代传统单核处理器Cache中单端口RAM存储器，实现处理器端和总线监听端的并行访问，在保证Cache一致性的前提下，最大限度的降低因访存冲突对系统性能造成的影响，该技术不受多核应用环境、存储容量的限制，在民用和军用领域均适用。
技术研发人员：娄冕;裴茹霞;张洵颖;张海金;李红桥;吴龙胜
受保护的技术使用者：中国航天科技集团公司第九研究院第七七一研究所
文档号码：201610445624
技术研发日：2016.06.20
技术公布日：2016.11.16