1.一种基于FPGA的图形化组态方法，其特征在于，所述方法包括：
有选择性地配置数据输入接口和/或数据输出接口，使得只有已经被选择的数据输入接口和/或数据输出接口对应的图形化接口图被显示；
通过被显示出来的图形化接口，进行组态算法的绘制，使得所述FPGA能够按照所述绘制后的组态算法进行逻辑运算。
2.根据权利要求1所述的方法，其特征在于，有选择性地配置数据输入接口的方式为：当预定的数据输入接口需要作为被选择的数据输入接口时，被选择的数据输入接口按原来定义不变；当其他的数据输入接口不需要作为被选择的数据输入接口时，未被选择的数据输入接口在原定义基础上增加符号注释。
3.根据权利要求1所述的方法，其特征在于，有选择性地配置数据输出接口的方式为：当预定的数据输出接口需要作为被选择的数据输出接口时，被选择的数据输出接口按原来定义不变；当其他的数据输出接口不需要作为被选择的数据输出接口时，未被选择的数据输出接口在原定义基础上增加符号注释。
4.根据权利要求1至3中任意一种所述的方法，其特征在于，配置所述输入参数接口用Verilog语言实现，并采用宏定义的方式，对需要选择的数据输入接口端口进行宏定义的配置。
5.一种基于FPGA的图形化组态装置，其特征在于，所述装置包括：
数据接口配置单元，设置成对预定的数据输入接口和/或数据输出接口进行配置，使得只有已经被选择的数据输入接口和/或数据输出接口对应的图形化接口图被显示；
组态算法编辑单元，将所述被显示出来的图形化接口，按照自定义进行组态算法的绘制，使得所述FPGA能够按照所述绘制后的组态算法进行逻辑运算。
6.根据权利要求5所述的装置，其特征在于，所述数据输入接口配置单元对数据输入接口的配置方式为：当预定的数据输入接口需要作为被选择的数据输入接口时，被选择的数据输入接口按原来定义不变；当其他的数据输入接口不需要作为被选择的数据输入接口时，未被选择的数据输入接口在原定义基础上增加符号注释。
7.根据权利要求5所述的装置，其特征在于，所述数据输出接口配置单元对数据输出接口的配置方式为：当预定的数据输出接口需要作为被选择的数据输出接口时，被选择的数据输出接口按原来定义不变；当其他的数据输出接口不需要作为被选择的数据输出接口时，未被选择的数据输出接口在原定义基础上增加符号注释。
8.根据权利要求5至7中任意一种所述的装置，其特征在于，所述数据输入接口配置单元配置所述输入参数接口用Verilog语言实现，并采用宏定义的方式，对需要选择的数据输入接口端口进行宏定义的配置。