一种基于FPGA的SRIO接口固态硬盘系统及其实现方法与流程

本发明涉及嵌入式系统的固态硬盘技术领域，特别涉及一种基于fpga的srio接口固态硬盘系统及其实现方法。

背景技术：

fpga（field－programmablegatearray），即现场可编程门阵列，它是在pal、gal、cpld等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（asic）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

srio（serialrapidi/o）是面向嵌入式系统开发提出的高可靠、高性能、基于包交换的新一代高速互联技术，已于2004年被国际标准化组织(iso)和国际电工协会(iec)批准为iso/iecdis18372标准。srio则是面向串行背板、dsp和相关串行数据平面连接应用的串行rapidio接口。

串行rapidio包含一个3层结构的协议，即物理层、传输层、逻辑层。物理层定义电气特性、链路控制、低级错误管理、底层流控制数据；传输层定义包交换、路由和寻址机制；逻辑层定义总体协议和包格式。可以实现最低引脚数量，采用dma传输，支持复杂的可扩展拓扑，多点传输；可选的1．25gbps、2．5gbps、3．125gbps和5gbps四种速度能满足不同应用需求，是未来十几年中嵌入式系统互联的最佳选择之一。

随着高性能嵌入式系统的不断发展，芯片间及板间互连对带宽、成本、灵活性及可靠性的要求越来越高，传统的互连方式，如处理器总线、pci总线和以太网，都难以满足新的需求。针对嵌入式系统的需求以及传统互连方式的局限性，rapidio标准按如下目标被制定：

1、针对嵌入式系统机框内高速互连应用而设计。

2、简化协议及流控机制，限制软件复杂度，使得纠错重传机制乃至整个协议栈易于用硬件实现。

3、提高打包效率，减小传输时延。

4、减少管脚，降低成本。

5、简化交换芯片的实现，避免交换芯片中的包类型解析。

6、分层协议结构，支持多种传输模式，支持多种物理层技术，灵活且易于扩展。

基于srio的这些特点，将ssd设计为srio接口的，方便挂载到srio接口的系统上去。

技术实现要素：

为了解决现有技术的问题，本发明实施例提供了一种基于fpga的srio接口固态硬盘系统及其实现方法，其通过fpga芯片管理nandflash存储阵列，达到高速率大容量的srio接口固态硬盘。

本发明所采用的技术方案如下：

一种基于fpga的srio接口固态硬盘系统，包括主控fpga芯片，主控fpga芯片并接有四个辅fpga芯片，所述的主控fpga芯片挂载有第一级ddr3静态随机存储器，所述的四个辅fpga芯片分别挂载有一个第二级ddr3静态随机存储器和一个nandflash存储阵列。

主控fpga芯片和辅fpga芯片之间的通信通过gtx/gtp高速收发器实现。

nandflash存储阵列由4个并行4级流水的nandflash阵列组成。

一种基于fpga的srio接口固态硬盘系统的实现方法，包括以下步骤：

a、从srio接口过来的信号，首先经过主控fpga芯片解析出存储数据，并通过直接内存存取，将数据搬移到主控fpga芯片的第一级ddr3静态随机存储器中；

b、然后再通过直接内存存取，将数据以lvds接口的方式通过gtx/gtp接口搬移到其它4块辅fpga芯片中；

c、经过解析得到并行数据，通过辅fpga芯片的直接内存存取将数据搬移到其挂载的第二级ddr3静态随机存储器，；

d、最后通过近距离无线通讯技术，将数据写到nandflash存储阵列。

本发明的一种基于fpga的srio接口固态硬盘系统由5块fpga芯片、4组4个并行4级流水的nandflash存储阵列和两级ddr3sram（静态随机存储器）组成。5块fpga芯片中的fpga5作为主控fpga，其它4个fpga为辅fpga芯片，主控fpga芯片和辅fpga芯片之间的通信通过gtx/gtp高速收发器实现。nandflash存储阵列由4组4个并行4级流水的nandflash阵列组成。存储数据采用了二级缓存。本发明使用microblazecupip对系统进行调度，在fpga内部实现了nfc(nandflashcontroller，存储阵列控制器)和nandftl(flashtranslationlayer，闪存转换层)功能。

本发明提供的技术方案带来的有益效果是：

本发明用5块fpga芯片实现对nandflash存储阵列的管理，降低对单个fpga的io数量的高要求，降低了成本。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明的一种基于fpga的srio接口固态硬盘系统及其实现方法的系统构成图；

图2为本发明的一种基于fpga的srio接口固态硬盘系统及其实现方法的4级流水nandflash存储阵列示意图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。

实施例一

本实施例的一种基于fpga的srio接口固态硬盘系统，由5块fpga芯片、4组4个并行4级流水的nandflash存储阵列和二级ddr3静态随机存储器组成，如图1所示。4级流水的nandflash存储阵列示意图如图2所示。5块fpga芯片中，fpga5是主控fpga芯片，所挂载的ddr3静态随机存储器作为数据的第一级缓存，其它4个fpga芯片分别负责与1组4个并行4级流水的nandflash存储阵列交互，每个fpga芯片都有挂载ddr3静态随机存储器，作为第二级数据缓存。5块fpga芯片中fpga5作为主控fpga，其它4块fpga为辅fpga芯片，主控fpga芯片和辅fpga芯片之间的通信通过gtx/gtp高速收发器实现。

本实施例的一种基于fpga的srio接口固态硬盘系统利用fpgamicroblazecupip对系统进行调度，在fpga内部实现了nfc(nandflashcontroller，存储阵列控制器)和nandftl(flashtranslationlayer，闪存转换层)功能。

实施例二

本实施例的一种基于fpga的srio接口固态硬盘系统的实现方法中，从srio接口过来的信号，首先经过fpga5srioip解析出存储数据，通过dma（直接内存存取），将数据搬移到fpga5的ddr3sram中，然后再通过dma，将数据以lvds的格式通过gtx/gtp接口搬移到其它4块fpga（fpga1～4），然后经过解析得到并行数据，通过fpga1～4dma将数据搬移到fpga1～4ddr3sram，也就是第二级ddr3sram，最后通过fpga1～4nfc，将数据写到nandflash存储阵列。这是写sriossd的过程，读sriossd的过程与之相反。

fpga还会实现ftl的功能，包括坏块管理、磨损均衡、mapping、垃圾回收和差错控制。经过估算，我们的nandflash存储阵列，16个并行4级流水可以达到3gb/s的写速度，2.7gb/s的都速度。64个nandflash存储阵列达到4tb的存储容量。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。