半导体装置以及半导体晶片的认证方法与流程

本发明关于一种半导体装置，特别是一种使用一实体晶片认证测量装置的半导体装置。

背景技术：

对于个人资料、企业或政府机密资讯的资讯管理系统、用以管理无多个产业设施的生产设备的控制系统，以及军事设施内部的通讯网络系统等等，需要具有最高的安全性，因此，这些设备可能会由外部切断网络。然而，设施内部使用的装置或该装置的控制程序(plc)的更新等，需要一连串的维护作业，因此不可能完全切断与外部的接触。利用高度的加密技术的防护技术的强化固然有必要，但最困难的是以保持最新的防护技术来管理设施内所有设备。因其无法达成，故何时被开启后门、何时泄漏资讯都没发现的情况很多。实际上有报告如此设施内部的资讯外泄或设施内部的病毒感染的例子。

在封闭的网络中，为了安全性而不使其与外部接触反而常发生系统更新延误、安全性脆弱的例子。并且，在特殊的装置中，也有很多变得无法更新系统的例子。进而，为了完全对应设施内所有设备、机器，人工作业变得浩大，也成为对策费用高升的原因。

装置间网络的基本单位为ic晶片(半导体晶片)。在此，如同人类使用指纹或视网膜等生物资讯进行个人认证，半导体晶片也有许多新的技术方提案用来辨识各个半导体晶片，其利用各晶片固有的实体特性来防止伪造，也即所谓的〝实体晶片认证〞(简称为pcid)。在传统的安全技术方案中，若防拷功能被破解，则可以轻易地复制例如id或加密金钥等等广泛使用的资料。然而，pcid可使其非常难复制任何数位资料。一般而言，pcid相对于网络攻击，非常有效地给予网络防护者充分的优势。

作为活用pcid测量装置的方法，有许多提案利用于半导体晶片的认证。然而，这些几乎着眼于监测半导体晶片的实体特性作为乱数，本来应需考虑到于网络上的使用方法。例如，若中间夹有仅取代认证的伪造晶片，即使使用半导体晶片固有的实体乱数，防复制功能也会被破坏。

以半导体晶片的实体特性产生用于pcid的乱数的方法，大约分为两种。一种是利用电路的偏差的电路pcid，另一种是应用电路以外的微细结构的偏差(制造pcid)(参照日本特开2015-201884号公报)。电路pcid进一步分为利用电路的走线延迟(延迟pcid)(参照国际公开wo2011118548a1号)及利用电路的亚稳态(亚稳态pcid)(参照日本特开2013-131868号公报)。延迟pcid利用ic内以相同设计规格积体化的多个电路的作动时间的无法控制的偏差。所利用的电路的代表例子，有仲裁电路、短时脉冲波形干扰(glitch)电路、环形振荡电路等。亚稳态pcid所使用的电路主要为静态随机存取记忆体(下称sram)及闩锁电路(蝶形puf电路)。电路pcid的共通点是输出不稳定，容易被温度等外部环境影响且不易抵抗错误攻击。进而，延迟pcid还有个体差异小的问题。无论如何，有必要增加放大电路或温度感测电路等，对设计的负荷增加。因此，对pcid资料长度的限制加大，pcid资料本身的长度变短。如此，即使输出为随机性，被赋予认证的晶片的数量会被限制。此意味着无法用于网络连接所有物品的物联网(internet-of-things，下称iot)。制造pcid利用有意地积体化的层间贯孔的制造偏差所引起的随机断线。然而，有必要将以往的半导体制品未包括的特殊构造积体化，对制造步骤的负荷增加，可说是对于普及于iot整体的难度很高。相似的有日本特开2015-139010号公报，在预先增设于晶片的电熔丝等的记忆体区域中写入半导体晶片固有的实体乱数资料。此也须于晶片上增设多余的记忆体区域，故有晶片成本上升的问题。有关其他puf技术内容，请参照非专利文献1(http://www.nikkei.com/article/dgxmzo96095160u6a110c1000000/)及非专利文献2(fatemehtehranipoor,“drambasedintrinsicphysicalunclonablefunctionsforsystemlevelsecurity”,inieee2015)。

技术实现要素：

本发明的目的为提供一种认证方法，于半导体晶片间的pcid通讯功能中，对于伪造或对网络介入具有较低的风险。

本发明的目的为解决以往pcid技术中，个体差异小、不稳定、不易抵抗温度变化等难处，增加pcid用单元或电路而产生增加费用等所有问题。

本发明的一实施例公开一种包括一半导体晶片的半导体装置，该半导体晶片包括一模组区域和一测试电路。该模组区域包括多个模组区块，各模组区块包括一记忆胞阵列及一周边记忆体区域，该记忆胞阵列具有冗余位元线，而该周边记忆体区域至少储存冗余位址。该测试电路读取该半导体晶片固有的冗余位址，该冗余位址的分布以乱数方式所产生的相关于该模组区域的部份或全部模组区块的位址。其中，该测试电路根据由一实体晶片认证(pci)测量装置所接收的一指定码，而将一乱数输出至该半导体晶片，该乱数依据该半导体晶片固有的实体特性所产生。

该半导体晶片另包括一数位码产生电路，该数位码产生电路根据一特定方式使用该乱数产生一输出认证码。

该测试电路将该乱数与一输入认证码相组合，使得该数位码产生电路产生该输出认证码。其中，该输入认证码由该实体晶片认证(pci)测量装置接收。

该数位码产生电路该半导体晶片内建的电路，并且为可程序修改(programmodifiable)。

该数位码产生电路根据该乱数产生一输出认证码，且该输出认证码传送至该实体晶片认证(pci)测量装置。

该模组区域为一半导体记忆体区域。

用以产生该乱数的该模组区域为一半导体记忆体区域。

该半导体晶片封装于一封装体，而该输出认证码作为该封装体的该输出认证码。

本发明的另一实施例公开一种使用一实体晶片认证(pci)测量装置对一半导体晶片认证的方法，包括：由该实体晶片认证(pci)测量装置传送一指定码至该半导体晶片；由该半导体晶片输出一输出认证码；由该实体晶片认证(pci)测量装置接收该输出认证码；以及由该实体晶片认证(pci)测量装置识别该半导体晶片。

本发明的再一实施例公开一种使用一实体晶片认证(pci)测量装置对一半导体晶片认证的方法，包括：由该实体晶片认证(pci)测量装置传送一指定码及一输入认证码至该半导体晶片；由该半导体晶片输出一输出认证码；由该实体晶片认证(pci)测量装置接收该输出认证码；以及由该实体晶片认证(pci)测量装置识别该半导体晶片。

本发明的有益效果是：合并于该半导体晶片或封装体内且用以由该半导体固有的实体特性读取乱数的电路，需要以专门用来读取晶片资料的特殊指令读取，否则无法动作。如此便能够提升安全性。并且，通过指定读取晶片固有的实体特性的区域或模式，可不特定输出的乱数。并且，内嵌电路可设计为仅作为读取之用，相较于记忆体区域，电路面积几乎可以忽略。

附图说明

图1：关于本发明的pcid测量装置及被认证晶片，由输入认证码生成输出认证码的一例示图；

图2：关于本发明的pcid测量装置及被认证晶片，由输入认证码生成输出认证码的一例示图；

图3：关于本发明的pcid测量装置及被认证晶片，由输入认证码生成输出认证码的一例示图；

图4：关于本发明的pcid测量装置及被认证晶片，由输入认证码生成输出认证码的一例示图；

图5：关于本发明的pcid测量装置及被认证晶片，由输入认证码生成输出认证码的一例示图；

图6：由pcid测量装置及pcid装置组成的网络的一例示图；

图7：由pcid测量装置及pcid装置组成的网络的一例示图；

图8：sip的一例示图；

图9：内建dram处理器的一例示图；

图10：内建dram处理器的一例示图；

图11：将dram记忆胞的全位元线位址纵向积层，并使已使用的位元线的冗余位址为黑色的一例示图；

图12：将dram的全冗余位元线位址纵向积层，并使已使用的位元线的冗余位址为黑色的一例示图；

图13：对应图1及式1的函数的实施例图；

图14：对应图2及式2的函数的实施例图；

图15：对应图3及式3的函数的实施例图；

图16：对应图4及式4的函数的实施例图；

图17：对应图5及式5的函数的实施例图。

附图标记说明

1系统封装

2处理器

3非挥发性记忆体

4dram晶片

5类比单元

6高频单元

7感测器

8封装体

9处理器

10内建dram

11外部dram

12处理器晶片

13处理器

14内建dram

15所有位元线

16用于重新分配的冗余位元线

17所有冗余位址线

具体实施方式

以下参照图式说明本发明的实施例。并且，以下使用dram的位元线的冗余位址作为由半导体晶片固有的实体特性产生的乱数的一例来说明，但本发明不限定于此，以字元线或电源调整等所有使用设置于记忆体区域周边的电熔丝等，或使用电熔丝等的所有半导体为对象。并且，本说明书中公开的实施例为一个例子，并不限定于此。

(实施例1)图1表示pcid测量装置对被认证晶片所进行的认证中由输入认证码至输出认证码的概要。首先，被认证的半导体装置至少含有被认证晶片。接着，该被认证晶片包括一模组区域，该模组区域包括多个模组区块，各模组区块包括至少一记忆胞阵列(dram等)及一周边记忆体区域(例如电熔丝记忆体区域)。该记忆胞阵列可包括冗余位元线。该周边记忆体区域可储存冗余位址及其他记忆体控制所需的编码(电压控制码等)。该周边记忆体区域可例如为电熔丝记忆体。举例来说，被认证晶片具有例如测定dram的位元线冗余位址的测试电路。

此外，举例来说，被认证晶片可包括一数位码产生电路，其标记为〝modf〞，用以由该输入认证码及dram的位元线冗余位址输出该输出认证码。该pcid测量装置可传送一特殊测试模式{t(a)}及一输入认证码{c(i)}至被认证晶片，以侦测该冗余位址。c(i)可保有一可变晶片识别码{i}作为引数(argument)。{t(a)}可保有一指定码{a}作为引数(argument)，其用以指定位元线的冗余位址的一读取区域，或是指定一读取模式。测试电路可读取冗余位址资料(其相关于该部分或全部的模组区块而乱数形成)，并将读取结果{r(a)}传送至该数位码产生电路modf。在此，{r(a)}可为根据被认证晶片固有的实体特性生成的乱数相对于该指定码{a}的输出。数位码产生电路modf依照一既定方式产生一输出认证码{d(i,a)}。该既定方式根据式1使{c(i)}及{r(i,a)}进行复合，之后再将{d(i,a)}传送至pcid测量装置，该pcid测量装置可根据{a}、{c(i)}及{d(i,a)}进行被认证晶片的认证。

d(i,a)＝modf(c(i)+r(a))(式1)

图13表示图1的式1的实施例。并且，该图实施例的例示，并非限定于此。

(实施例2)图2表示pcid测量装置对被认证晶片进行认证时，由输入认证码认证输出认证码的认证程序。举例来说，被认证晶片可具有测定dram的位元线冗余位址的一测试电路。并且，举例来说，被认证晶片可具有一数位码产生电路modv，其根据dram的位元线冗余位址及输入认证码来输出该输出认证码，该数位码产生电路modv的程序可变更。

该pcid认证测量装置可传送一特殊测试模式{t(a)}以及一输入认证码{c(i)}至被认证晶片以侦测该冗余位址。{c(i)}可保有一可变晶片识别码{i}作为引数(argument)。{t(a)}可保有一指定码{a}作为引数(argument)，其用以指定位元线的冗余位址的一读取区域，或是指定一读取模式。该测试电路可读取冗余位址资料，并将读取结果{r(a)}传送至该数位码产生电路modv。在此，{r(a)}可为根据被认证晶片固有的实体特性生成的乱数相对于该指定码{a}的输出。该数位码产生电路modv依照式2由{c(i)}及{r(a)}产生一输出认证码{d(i,a)}，并将{d(i,a)}传送至该pcid认证测量装置。该pcid认证测量装置根据{a}、{c(i)}及{d(i,a)}进行被认证晶片的认证。

d(i,a)＝modv(c(i)+r(a))(式2)

图14表示图2的式2的实施例。并且，该图实施例的例示，并非限定于此。

(实施例3)图3表示该pcid测量装置对被认证晶片进行认证时，由输入认证码认证输出认证码的认证程序。举例来说，被认证晶片可具有例如测定dram的位元线冗余位址的一测试电路。并且，举例来说，被认证晶片可具有一数位码产生电路modf，其根据dram的位元线冗余位址及输入认证码来输出该输出认证码。

该pcid测量装置可传送一特殊测试模式{t(a)}至该被认证晶片，以侦测该冗余位址。{t(a)}可保有一指定码{a}作为引数(argument)，其用以指定位元线的冗余位址的一读取区域，或是指定一读取模式。该指定码{a}也可做为输入认证码。该测试电路可读取冗余位址资料，并将读取结果{r(a)}传送至该数位码产生电路modf。在此，{r(a)}可为根据被认证晶片固有的实体特性生成的乱数相对于该指定码{a}的输出。该数位码产生电路modf电路依照式3由{r(a)}产生一输出认证码{d(a)}，并将{d(a)}传送至pcid测量装置，该pcid测量装置根据{a}及{d(a)}进行被认证晶片的认证。

d(a)＝modf(r(a))(式3)

图15表示图3的式3的实施例。并且，该图实施例的例示，并非限定于此。

(实施例4)图4表示pcid测量装置对被认证晶片进行认证时，由输入认证码认证输出认证码的认证程序。举例来说，被认证晶片可具有测定dram的位元线冗余位址的一测试电路。并且，举例来说，被认证晶片可具有一数位码产生电路modv，其根据dram的位元线冗余位址及输入认证码来输出该输出认证码，该数位码产生电路modv电路的程序可变更。

该pcid测量装置可传送一特殊测试模式{t(a)}至被认证晶片，以侦测该冗余位址。{t(a)}可保有一指定码{a}作为引数(argument)，其用以指定位元线的冗余位址的一读取区域，或是指定一读取模式。{a}也可作为一输入认证码。该测试电路可读取冗余位址资料，并将读取结果{r(a)}传送至该数位码产生电路modv。在此，{r(a)}可为根据被认证晶片固有的实体特性生成的乱数相对于该指定码{a}的输出。该数位码产生电路modv依照式4由{r(a)}产生一输出认证码{d(a)}，并将{d(a)}传送至该pcid测量装置，该pcid测量装置根据{a}及{d(a)}进行被认证晶片的认证。

d(a)＝modv(r(a))(式4)

图16表示图4的式4的实施例。并且，该图实施例的例示，并非限定于此。

(实施例5)图5表示该pcid测量装置对被认证晶片进行认证时，由输入认证码认证输出认证码的认证程序。举例来说，被认证晶片可具有例如测定dram的位元线冗余位址的一测试电路。

该pcid测量装置可传送一特殊测试模式{t(a)}至该被认证晶片，以侦测该冗余位址。{t(a)}可保有一指定码{a}作为引数(argument)，其用以指定位元线的冗余位址的一读取区域，或是指定一读取模式。{a}也可做为输入认证码。该测试电路读取冗余位址资料，并依照式5将读取结果{r(a)}作为输出认证码{d(a)}，并传送至该pcid测量装置，该pcid测量装置根据{a}及{d(a)}进行被认证晶片的认证。

d(a)＝r(a)(式5)

图17表示图5的式5的实施例。并且，该图实施例的例示，并非限定于此。

(实施例6)如图6所示，作为一例示，本实施例多个被认证晶片(包括pcid装置)连接于pcid测量装置所形成的网络。连接至一个pcid测量装置的被认证晶片的数量没有限制。并且，该pcid测量装置被特别安全地管理运作。

(实施例7)如图7所示，作为一例示，本发明可以是包括多个网络单元的网络，其中，多个被认证晶片可连接至一pcid测量装置，构成各网络单元的被认证晶片的数量没有限制，各网络单元间的连接可通过连接各个pcid测量装置来达成。并且，pcid测量装置被特别安全地管理运作。

(实施例8)如图8所示，一般而言会将至少一个dram晶片4整合至系统封装(sip)1内，该sip1可将多个半导体晶片封装在一起。因此，可将sip1内的dram的冗余位元线位址的各别差异做为sip晶片的pcid。此外，合并包装的晶片的组合有很多种，并不限定于此图的例示。本实施例的sip可包括一处理器2、一非挥发性记忆体3、一类比单元5、一高频单元6及一感测器7。

(实施例9)如图9所示，在一封装体8包括一内建dram10以及一处理器9的情况下，可将该封装体8内的内建dram10的位元线的冗余位址的各别差异应用为处理器9的pcid。并且，如图10所示，在一处理器晶片12内可设有一内建dram14的情况下，可将dram14的冗余位址的各别差异做为一处理器13的pcid。本实施例包括dram14的处理器可也可使用外部dram11。

(实施例10)传统的dram记忆胞阵列可通常预先包括的多余的位元线(冗余位元线)，以便在某些位元线发生不可避免的错误而被排除时，作为递补之用。也即，用以将所排除的位元线的位址重新分配至该冗余位元线的位址。在此，用于重新分配的冗余位元线的位址称为冗余位址。存取像这样被除去的位元线时，会呼叫对应的冗余位址。

在图11中，可将水平延伸且分别连接至多个dram记忆胞的所有位元线15纵向堆层。这些位元线的位址可分配至各列，而某些位元线的位址可能发生不可避免的错误而遭到排除。这些被排除的位元线(被重新分配至对应的冗余位址)，也即用于重新分配的冗余位元线16，在图式中显示为黑色。黑色线条的数量显示很多冗余位址被使用。在传统dram晶片产品的使用当中，一般使用下无法得知哪一个位元线为冗余，但据推测可能可通过使用一特殊测试模式来推得冗余位址。因此，本图可显示冗余位址的分布为dram晶片固有的实体特性，且可作为pcid用以辨识dram晶片。也可能通过人为地排除一部份的位址、将某些位址相乘，或是将多个方法组合等方式，来扰动冗余位址的分布。因此，如图所示，可对应被认证晶片形成类似条码的图形。

(实施例11)图12表示仅将dram晶片的所有冗余位址线17纵向堆叠，其中，将用于重新分配的冗余位元线16(用于重新分配至所排除的位元线)的冗余位址标示为黑色。如此，可发现许多冗余位元线16用于重新分配。在每个记忆胞都为正常存取的情况下，一般使用下无法得知哪些位址重新分配至冗余位址，但通过应用一特殊测试模式有可能能够区别冗余位址。因此，本图可显示冗余位址的分布为dram晶片固有的实体特性，且可作为pcid用以辨识dram晶片。也可能通过人为地排除一部份的位址、将某些位址相乘，或是将多个方法组合等方式，来扰动冗余位址的分布。因此，如图所示，可对应被认证晶片形成类似条码的图形。

本发明可关于pcid系统，其通过使用传统半导体记忆体装置内存在的冗余位址的分布状态，来辨别半导体晶片的各别差异。该系统可包括一读取电路，用以读取该半导体记忆体晶片的一既定区域的冗余位元线的位址，以及包括一数位码产生电路，用以由该冗余位元线的位址所读取的资料产生一输出认证码。特别是在dram(其为一典型记忆体装置)中，对应于重新分配的位元线的冗余位址可乱数产生。乱数情况的数量(资讯熵)可为非常大且足以辨识数量非常庞大的半导体装置的各别差异。并且，若从一dram晶片复制一冗余码(其用于取得关于冗余位址的资料)至另一dram晶片，则在复制有冗余码的晶片中，所复制的冗余码可能与实际需要的冗余码不匹配，因此复制有冗余码的dram晶片可能发生误动作。借此，也可提供防复制的保护机制。此外，dram已广泛且大量地用于sip中作为内建的dram，这使得pcid可配置于相同的封装体中或配置于相同的晶片上。

对于dram、内建dram处理器、sip、sram、内建sram、场可程序闸阵列(fpga)、非挥发性记忆体等使用电熔丝的制品，或封装内具有使用电熔丝的晶片的制品，或晶片内建使用电熔丝的装置的制品，本发明能够提供低价及高可靠性的pcid。

以下，讨论本发明欲解决的问题。

可将一个测试电路合并于该晶片或封装体内，用以读取该半导体晶片产生乱数的固有实体特性。

为了读取动作方法，将一数位码产生电路与上述测试电路一并安装于上述晶片或封装体，该数位码产生电路对应一输入认证码(challenge)从一乱数(由该晶片固有的实体特性产生)产生一输出认证码(response)。

上述的测试电路和产生电路整体可称为pcid装置。半导体装置内所发现的冗余位址可用来识别半导体装置的各别差异。

本发明的效应叙述如下。

合并于该半导体晶片或封装体内且用以由该半导体固有的实体特性读取乱数的电路，需要以专门用来读取晶片资料的特殊指令读取，否则无法动作。如此便能够提升安全性。并且，通过指定读取晶片固有的实体特性的区域或模式，可不特定输出的乱数。并且，内嵌电路可设计为仅作为读取之用，相较于记忆体区域，电路面积几乎可以忽略。

合并于该半导体晶片或封装体内且用以产生一输出认证码的电路，可通过晶片固有的实体特性产生的乱数及输入认证码(challenge)制作不特定的输出认证码(response)。输出认证码制作程序也可变更。此外，内嵌电路可设计为仅用以产生乱数码，相较于记忆胞区域，电路面积几乎可以忽略。

以4gb的dram为例，相较于记忆胞的总位元线数目为655万条，冗余位元线存在有15万3千条。因此，对应的排列的数量达10的1042102次方的五倍以上。也即，半导体晶片固有的实体乱度实际上是无限大的。因此，即使使用于像iot如此巨大的网络中，通过半导体晶片固有的实体特性也可充分地辨别个体的差异。

例如在传统dram晶片中，至少用于纪录冗余位址的电熔丝记忆体可内建于这些dram中。因此，其已活用于商业制品中，故电熔丝的可靠性可以被证明能够作为量产之用。

例如在传统dram晶片中，至少用于纪录冗余位址的电熔丝记忆体可内建于这些dram中，因此，没有必要将这样的电熔丝记忆体新增到记忆体区域。因此，不需要增加记忆胞、解码器或感测放大器，本发明所增加的成本几乎可以忽略。

例如在大部分的传统dram晶片中，为了让晶片制造商可以测试所生产的晶片，用于至少读取冗余位址的电路加入一特殊测试模式，以便以一特殊测试模式读取这些冗余位址。借此，可不增加相关读取电路即可完成本发明。

例如在大部分的传统dram晶片中，用以取得冗余位址资料的数码(冗余码)可在不丧失乱度资讯的情况下压缩并储存于电熔丝内，而该电熔丝的熔丝胞的数量小于整体的位元线数量。如此一来，可得到比熔丝胞的数量还大的位元线的位址资料数量。

例如在传统dram晶片中，若将某一晶片的冗余码复制至其他晶片，则该复制的冗余码与实际需要的冗余码将不一致而引发晶片的误动作。借此，即能达到晶片的防止复制功用，因为复制有冗余码的晶片无法充分作为dram产品。

例如在传统dram晶片中，独立的dram晶片或内建于系统封装(sip)内的dram晶片已广泛使用于许多消费性产品及工业设备，例如个人电脑、智能手机、移动电话、印表机、影印机、电视，以及通讯装置、设备及机器等。因此，可将pcid广泛应用在这些产品的领域。

虽然本发明已利用上述较佳实施例公开，然其并非用以限定本发明，任何熟习此技艺在不脱离本发明的精神和范围之内，相对上述实施例进行各种更动与修改仍属本发明所保护的技术范畴，因此本发明的保护范围当视后附的申请专利范围所界定为准。