技术特征：
技术总结
本发明公开一种包括一半导体晶片的半导体装置，该半导体晶片包括一模组区域和一测试电路。该模组区域包括多个模组区块，各模组区块包括一记忆胞阵列及一周边记忆体区域，该记忆胞阵列具有冗余位元线，而该周边记忆体区域至少储存冗余位址。该测试电路读取该半导体晶片固有的冗余位址，该冗余位址的分布以乱数方式所产生的相关于该模组区域的部份或全部模组区块的位址。其中，该测试电路根据由一实体晶片认证(PCI)测量装置所接收的一指定码，而将一乱数输出至该半导体晶片，该乱数依据该半导体晶片固有的实体特性所产生。
技术研发人员：永井享浩;渡边浩志;白田理一郎
受保护的技术使用者：渡边浩志
技术研发日：2017.01.26
技术公布日：2017.08.11