用于处理半导体衬底的方法和用于处理半导体晶片的方法
【技术领域】
[0001]各种实施例一般涉及用于处理半导体衬底的方法以及涉及用于处理半导体晶片的方法。
【背景技术】
[0002]—般地，金属可以在用于电接触管芯、芯片或任何其他半导体工件的半导体处理中使用。照惯例，金属化可以形成在晶片级上，例如金属化可以形成在晶片的各自管芯区或芯片区之上，并且最终晶片可以被切单为多个管芯或芯片。芯片或管芯可以包括正面金属化，通常包括特定布线，其可以针对操作管芯或芯片被要求。此外，例如在垂直集成半导体管芯或芯片的情况下，可以提供背面金属化或背面接触焊盘。背面金属化可以例如在晶片例如通过研磨背面来变薄至期望的厚度之后形成。
【发明内容】
[0003]根据各种实施例，用于处理半导体衬底的方法可以包括:用金属覆盖半导体衬底的多个管芯区；由半导体衬底形成多个管芯，其中所述多个管芯中的每一个管芯覆盖有金属；以及，随后，对覆盖所述多个管芯中的至少一个管芯的金属进行退火。
【附图说明】
[0004]在附图中，遍及不同视图的相同附图标记一般指代相同部件。附图不必按比例，相反一般将重点放在图示本发明的原理上。在下面的描述中，本发明的各种实施例参考下面的附图进行描述，在其中:
图1A和IB分别示出了由常规使用的方法处理的半导体晶片；
图2示出了根据各种实施例的用于处理半导体衬底的方法的示意性流程图；
图3A至3D分别在示意性横截面视图中示出了根据各种实施例的在处理期间的各种阶段的半导体衬底；
图4示出了根据各实施例的用于处理半导体晶片的方法的示意性流程图；
图5在示意性横截面视图中示出了根据各种实施例的在处理期间的各种阶段的半导体衬底；
图6A在示意性横截面视图中示出了根据各种实施例的在处理期间的各种阶段的半导体衬底；
图6B在示意性横截面视图中示出了根据各种实施例的在处理期间的各种阶段的半导体衬底；
图7A示出了根据各种实施例的等离子体切割的半导体管芯的图像；
图7B示出了通过锯切来切割的半导体管芯的图像；
图8A示出了根据各种实施例的在半导体管芯之上所形成的烧结金属的图像；
图SB示出了覆盖有镀金属的半导体管芯的图像； 图9A和9B分别在示意性横载面视图中示出了根据各种实施例的的电子器件；以及图10示出了根据各种实施例的用于处理半导体晶片的方法的示意性流程图。
【具体实施方式】
[0005]下面的详细描述提及所附附图，其作为例证示出了特定细节和在其中本发明可以被实践的实施例。
[0006]词“示例性”在本文中用于意指“用作示例、实例或例证”。在本文中被描述为“示例性”的任何实施例和设计不必被解释为对于其他实施例或设计优选或有利。
[0007]关于形成“在”侧面或表面“之上”的沉积材料所使用的词“在……之上”在本文中可以用于意指沉积材料可以被“直接形成在暗指的侧面或表面上”，例如与暗指的侧面或表面直接接触。关于形成“在”侧面或表面“之上”的沉积材料所使用的词“在……之上”在本文中可以用于意指沉积材料可以被“间接形成在暗指的侧面或表面上”，其中一个或多个附加层被布置在暗指的侧面或表面与沉积材料之间。
[0008]关于多孔材料、多孔层或多孔金属层所使用的术语“孔隙度”在本文中可以用于意指在O与I之间(其还可以被表示为在O与100%之间的百分比)的材料中的空隙(还被称为空隙空间、空白空间或孔隙)的测量，其中孔隙度是空隙体积对于总体积的分数。具有O孔隙度的材料可以具有最大的材料比重。
[0009]根据各种实施例，关于金属层、金属颗粒、金属纳米颗粒、金属微颗粒所使用的术语“金属”在本文中可以用于意指金属(例如铜、银、镍、铝、金等)以及金属合金(例如两种或多于两种的金属的合金，例如铜/招合金，以及至少一个金属和准金属的合金，例如铜/娃合金、铝/硅合金、或铜/铝/硅合金)。例证地，金属可以包括具有典型金属性质(例如金属可以是不透明的、有光泽的以及具有高电和热传导性)的任何材料。此外，金属可以是可锻和易延展的。
[0010]根据各种实施例，载体(例如衬底、晶片或工件)可以由各种类型的半导体材料制成或者可以包括各种类型的半导体材料，所述各种类型的半导体材料包括例如硅、锗、III至IJV族或者其他类型，包括例如聚合物，尽管在另一实施例中，还可以使用其他适合的材料。在实施例中，载体由(掺杂或未掺杂)硅制成，在替换实施例中，载体是绝缘体上硅(SOI)晶片。作为替换，任何其他适合的半导体材料可以用于载体，例如，诸如砷化镓(GaAs)、磷化铟(InP)的半导体化合物材料，而且还有任何适合的三元半导体化合物材料或者四元半导体化合物材料，诸如砷化铟镓(InGaAs)。根据各种实施例，载体可以是薄或超薄衬底或晶片，例如其中厚度在从大约数微米至大约数十微米的范围内，例如在从大约3μπι至大约50μπι的范围内，例如其中厚度小于大约ΙΟΟμπι或者小于大约50μπι。根据各种实施例，载体可以包括SiC(碳化硅)或可以为碳化硅载体、碳化硅衬底、碳化硅晶片或者碳化硅工件。
[0011]—般地，可以期望将半导体材料或导电金属氧化物、金属氮化物或金属氮氧化物与金属，例如与纯金属电接触，其中金属可以例如与半导体材料或者与导电金属氧化物、金属氮化物或金属氮氧化物直接接触。然而，金属可以通常具有比半导体材料或导电金属氧化物、金属氮化物或金属氮氧化物更大的热膨胀系数(CTE)(例如在20°C下测量)ο例如，硅可以具有大约2.6ppm/K的CTE(例如被称为线性CTE)，砷化镓可以具有大约6.9ppm/K的CTE，氮化硅可以具有大约3.2ppm/K的CTE，碳化硅可以具有大约3ppm/K的CTE，氮化铝可以具有大约4ppm/K的CTE，氧化铝可以具有大约7ppm/K的CTE，而铝可以具有大约23ppm/K的CTE，铜可以具有大约17ppm/K的CTE，金可以具有大约14ppm/K的CTE，以及银可以具有大约18ppm/K的 CTE。
[0012]因此，当温度改变时，例如形成在半导体衬底的表面处的金属层可能引起在金属衬底中的机械应力或应变。具有例如低CTE的金属可能具有其他缺点，例如，低热导率(例如在20°C下测量)或不适当的机械性质和/或电性质，例如具有大约4.5ppm/K的CTE的钨可以具有小于180W/mK的热导率，而铜可以具有大约400W/mK的热导率，并且银可以具有大约430W/mK的热导率。因此，根据各种实施例，铜可以用于电接触半导体载体，例如半导体衬底或半导体晶片。
[0013]用于印刷背面金属化的当前可用的方法包括例如作为金属材料的铜膏。用于烧结在晶片上的铜膏的烧结工艺可能要求增加的温度(或者换言之退火或热处理)。晶片可以被加热例如至大约400°C的温度，其导致由于与特定体积模量结合的热膨胀系数的不匹配而引起的极大机械应力。如果基本上整个晶片覆盖有铜金属膏，则整个晶片可能在烧结期间经受机械应力；并且这可能引起晶片的强变形或者甚至晶片的破损。图1A在侧视图中示出了在晶片之上施加了铜膏之后以及在通过当前可用的方法烧结铜膏之后的硅晶片，并且图1B在前视图中示出了在晶片之上施加了铜膏之后以及在通过当前可用的方法烧结铜膏之后的硅晶片。照惯例，可以在晶片被切割之前烧结铜膏，并且因此，机械应力可以影响晶片。例如，如果晶片是薄晶片或者超薄晶片，例如其中厚度小于大约1 Oym或者小于5Oμπι，则晶片不可能经受住由在晶片之上形成的金属层所引起的应力。结果，晶片可能例如在加热处理期间变形，其中对于更厚的金属层和更薄的晶片，变形(以及破损概率)增加。
[0014]此外，当前所使用的热弹性胶可以具有低粘度。因此，在升高的温度下，胶可以以不受控制的方式分布在晶片之上。这有助于进一步的机械应力或者胶的不适当定位。可能难以为了批量生产目的使用晶片上烧结的材料来实现用于形成背面金属化的常规使用的工艺。已认识到的是，在烧结工艺期间的晶片上所施加的应力必须被降低。此外，在烧结工艺期间可以使用替换的胶。
[0015]根据各种实施例，提出了用于处理载体(例如衬底或晶片)的工艺流程，或者换言之，用于在从载体分割的多个管芯上形成背面金属化的工艺流程。为了降低晶片应力，可以在管芯分离之后(例如在等离子体切割之后)执行烧结工艺。
[0016]图2示出了根据各种实施例的用于处理半导体载体(例如半导体衬底)的方法100的示意性流程图。方法100可以包括:在110，用金属覆盖半导体衬底的多个管芯区；在120，由半导体衬底形成多个管芯，其中多个管芯中的每一个管芯覆盖有金属；以及，随后在130，对覆盖多个管芯中的至少一个管芯的金属进行退火。
[0017]根据各种实施例，可以执行退火，以例如如果以颗粒的形式提供金属，则烧结金属，和/或以例如如果通过物理气相沉积(PVD)或化学气相沉积(CVD)来沉积金属或者如果镀敷(例如化学镀)