基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法
【专利摘要】本发明公开了一种基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法。其实现步骤是：在清洗后的SiN埋绝缘层上SiGe晶圆顶层SiGe层上淀积SiO2层；对顶层SiGe层进行离子注入形成非晶化层，并去除非晶化层上的SiO2层；在顶层SiGe层上淀积压应力SiN薄膜或张应力SiN薄膜后将SiN薄膜刻蚀成单轴张应力SiN条状阵列或单轴压应力SiN条状阵列，并对该晶圆进行退火，使非晶化层重结晶，使SiN埋绝缘层发生塑性形变；刻蚀掉SiN条状阵列，得到SiN埋绝缘层上晶圆级单轴应变SiGe。本发明应变量大，可用于制作SiN埋绝缘层上晶圆级单轴应变SiGe材料。
【专利说明】
基于非晶化与尺度效应的SIN埋绝缘层上晶圆级单轴应变Si Ge的制作方法
技术领域
[0001]本发明属于微电子技术领域，涉及半导体材料制作工艺技术，特别是一种SiN埋绝缘层上晶圆级单轴应变SiGe材料的制作方法，可用于制作超高速、高温、大功耗、高功率集成电路、光电集成电路所需的高性能SGOI晶圆。
【背景技术】
[0002]传统的体Si材料的载流子迀移率很难满足未来高性能半导体器件和电路的需求。
[0003]应变SiGe器件与集成电路具有工作频率高、功耗小、与Si工艺兼容、成本低等优点，在微波器件、移动通信、高频电路等产业领域有着广泛的应用前景。SiGe还是极优异的光电材料，在探测器、调制器、光波导、光发射器、太阳电池、光电集成等方面有着广泛的应用。
[0004]SGOI，即绝缘层上锗硅，是具有“SiGe/埋绝缘层/Si”三层结构的新型Si基半导体衬底材料。SGOI晶圆的埋绝缘层通常是S12,其热导率仅为硅的百分之一，阻碍了 SGOI在高温、大功率方面的应用;S12介电常数仅为3.9，易导致信号传输丢失，也阻碍了SGOI在高密度、高功率集成电路中的应用。SiN埋绝缘层上SiGe用SiN取代S12,具有更好的绝缘性和散热性，可被广泛应用于制造高温、大功耗、高功率集成电路。
[0005]应变技术可较大提升SiGe的载流子迀移率，结合了应变技术和SGOI优点的应变SGOI为研发新型的超高速、低功耗、抗辐射、高集成度器件和芯片提供了一种新的解决方案，在光电集成、系统级芯片等方面有着重要的应用前景。
[0006]传统的应变SGOI是基于SOI晶圆的双轴压应变SGOI，即在SOI晶圆上直接生长应变SiGe，或先在SOI晶圆上生长Ge组分渐变的SiGe层作虚衬底，再在该SiGe层上外延生长所需的应变SiGe层，其主要缺点是位错密度高、只能是双轴应变、迀移率提升不高、SiGe虚衬底增加了热开销和制作成本、SiGe虚衬底严重影响了器件与电路的散热、应变SiGe层临界厚度受Ge组分限制、高场下的空穴迀移率提升会退化等。
[0007]2011年西安电子科技大学获得的一种采用机械弯曲并在弯曲状态下退火制作SiN埋绝缘层上晶圆级单轴应变SiGe材料的新方法专利(CN201110361521)，用以制作SiN埋绝缘层上晶圆级单轴应变SiGe材料，其主要工艺如图1所示，步骤如下:
[0008]1.SiN埋绝缘层上SiGe晶圆顶层SiGe层面向上或向下放置在弧形弯曲台上；
[0009]2.两根圆柱形不锈钢压杆分别水平放置在SiN埋绝缘层上SiGe晶圆两端，距SiN埋绝缘层上SiGe晶圆边缘Icm;
[0010]3.缓慢旋动连接压杆的螺帽，使SiN埋绝缘层上SiGe晶圆沿弧形台面逐渐弯曲，直至SiN埋绝缘层上SiGe晶圆完全与弧形台面贴合；
[0011]4.载有SiN埋绝缘层上SiGe晶圆的弧形弯曲台放置在退火炉中进行退火，退火温度在250°C至1250°C范围内可任意选择。
[0012]5.退火结束后缓慢降温至室温，取出载有SiN埋绝缘层上SiGe晶圆的弧形弯曲台；
[0013]6.旋动连接压杆的螺帽，将压杆缓慢提升，直至弯曲的SiN埋绝缘层上SiGe晶圆恢复原状。
[0014]该方法存在以下几个缺点:I)与传统集成电路工艺兼容性差:为了获得不同应变量的SiN埋绝缘层上SiGe晶圆，其需要额外制作对应的不同曲率半径的弯曲台，且所制作的弯曲台需要兼容现有退火设备。2)可靠性较差:该工艺方法需使用压杆施加机械外力使SiN埋绝缘层上SiGe晶圆弯曲，会在顶层锗硅中引入缺陷;若SiN埋绝缘层上SiGe晶圆弯曲度过大，会造成晶圆碎裂。3)由于担心SiN埋绝缘层上SiGe晶圆碎裂，所以机械弯曲的弯曲度不能过大，这就限制了在顶层锗硅中引入的应变量的大小，所能实现的应变量较小。
【发明内容】
[0015]本发明的目的在于针对上述现有技术的不足，提出一种基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法，以降低SiN埋绝缘层上晶圆级单轴应变SiGe的制作成本，增加应变量，提高大功率、高功耗、高集成度电路的电学性能和光学性能。
[0016]本发明的技术方案是这样实现的:
[0017]一.技术原理:
[0018]通过等离子体增强化学气相淀积PECVD工艺，在SiN埋绝缘层上SiGe晶圆上淀积具有双轴张应力或双轴压应力的SiN薄膜。当双轴应力SiN薄膜被刻蚀成宽度为亚微米级的长条时，由于“尺度效应”的影响，SiN条宽度方向的应力会释放掉，而SiN条长度方向为宏观尺度的应力得到保留，可得到具有单轴张应力或单轴压应力的SiN条状阵列，其沿着条长方向对SiN埋绝缘层上SiGe晶圆顶层SiGe层中的非晶化层施加单轴张应力或单轴压应力。在500°C?520°C退火，可使非晶化层重结晶，由于顶层SiGe层的非晶化层在退火过程中始终受到SiN条状阵列施加的单轴张应力或单轴压应力，因而在退火过程中由应力引起的单轴应变被保留到顶层SiGe层中，最终在退火后得到晶圆级单轴张应变或单轴压应变的顶层SiGe层。同时，退火使SiN埋绝缘层发生塑性形变。该塑性形变的SiN埋绝缘层对单轴应变的顶层SiGe层具有拉持作用，以保障去除高应力SiN薄膜后单轴应变的顶层SiGe层中的应力不消失，最终可得到SiN埋绝缘层上晶圆级单轴应变SiGe材料。
[0019]二.实现步骤
[0020]根据上述原理，本发明的实现步骤如下:
[0021]I)选取SiN埋绝缘层上SiGe晶圆进行清洗，该SiN埋绝缘层上SiGe晶圆包括顶层SiGe层、SiN埋绝缘层和Si衬底；
[0022]2)在顶层SiGe层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为18nm?20nm的S12层，以消除后续离子注入工艺的沟道效应；
[0023]3)对顶层SiGe层进行离子注入，使顶层SiGe层形成非晶化层；
[0024]4)去除非晶化层上的S12层；
[0025]5)在顶层SiGe层上采用等离子体增强化学气相沉积PECVD工艺淀积-1GPa以上的压应力SiN薄膜或IGPa以上的张应力SiN薄膜；
[0026]6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.15μπι?0.17μπι的SiN条状阵列，以消除SiN条宽度方向的应力，得到具有单轴张应力的SiN条状阵列或单轴压应力的SiN条状阵列；
[0027]7)对带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层SiGe层的应力不消失；
[0028]8)采用湿法刻蚀去除掉SiN条状阵列，最终得到SiN埋绝缘层上晶圆级单轴应变 SiGe材料。
[0029]本发明与现有的SiN埋绝缘层上晶圆级单轴应变SiGe制造技术相比，具有如下优占.[0030 ]1.本发明与现有的半导体制造工艺兼容，无需定制其他仪器，成本低。
[0031]2.本发明使用单轴张应力SiN条状阵列或单轴压应力SiN条状阵列引入应变，避免了机械致SiN埋绝缘层上晶圆级单轴应变SiGe方法中对SiN埋绝缘层上SiGe晶圆弯曲退火后SiN埋绝缘层上SiGe晶圆平整度较低的问题。[〇〇32]3.本发明采用单轴张应力SiN条状阵列或单轴压应力SiN条状阵列引入单轴应变，且SiN埋绝缘层退火后发生塑性形变对顶层SiGe层具有拉持作用，增大了顶层SiGe层应变量，使得载流子迀移率有了明显的提升。【附图说明】
[0033]图1为现有SiN埋绝缘层上晶圆级单轴应变SiGe的工艺流程图；
[0034]图2为本发明SiN埋绝缘层上晶圆级单轴应变SiGe的工艺流程图；[〇〇35]图3为本发明中淀积在顶层SiGe层上的SiN条状阵列的俯视图。【具体实施方式】
[0036]SiN埋绝缘层上SiGe晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格，且顶层SiGe层厚度为0.4wii?0.42wii。
[0037]参照图2,本发明给出基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变 SiGe的制作方法的三个实施例，即制作8英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料； 制作12英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料;制作16英寸SiN埋绝缘层上晶圆级单轴压应变SiGe材料。上述SiN埋绝缘层上SiGe晶圆均具有三层结构，即顶层SiGe层1，SiN 埋绝缘层2，Si衬底3，如图2(a)所示。其中:[〇〇38]8英寸SiN埋绝缘层上SiGe晶圆，顶层SiGe层1的厚度为0.4wn，SiN埋绝缘层2的厚度为0.5wn，Si衬底3的厚度为525mi。[〇〇39]12英寸SiN埋绝缘层上SiGe晶圆，顶层SiGe层1的厚度为0.41_，SiN埋绝缘层2的厚度为〇.5wn，Si衬底3的厚度为675mi。
[0040]16英寸SiN埋绝缘层上SiGe晶圆，顶层SiGe层1的厚度为0.42wn，SiN埋绝缘层2的厚度为〇.5wn，Si衬底3的厚度为725mi。[0041 ]实施例1，制作8英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料。
[0042]步骤1:选用8英寸SiN埋绝缘层上SiGe晶圆，并对其进行清洗。
[0043](la)使用丙酮和异丙醇对所选SiN埋绝缘层上SiGe晶圆交替进行超声波清洗，以去除衬底表面有机物污染；
[0044](lb)将氨水、双氧水、去离子水按照1:1:3的比例配成混合溶液，加热至120°C，将SiN埋绝缘层上SiGe晶圆置于此混合溶液中浸泡12min，取出后用大量去离子水冲洗，以去除SiN埋绝缘层上SiGe晶圆表面无机污染物；[〇〇45](lc)将SiN埋绝缘层上SiGe晶圆用HF酸缓冲液浸泡2min，去除表面的氧化层。[〇〇46] 步骤2:淀积Si02层4，如图2 (b)所示。
[0047](2a)将清洗后的SiN埋绝缘层上SiGe晶圆取出，置于等离子体增强化学气相淀积 PECVD反应室中，启动真空栗，将反应室抽真空至600mTorr，再启动加热器将反应室的温度升至30(TC并保持恒温；
[0048](2b)向反应室内依次通入 45sccm 的 SiH4，164sccm 的 N2〇,800sccm 的 N2;
[0049](2c)设定低频LF功率为60W，在SiN埋绝缘层上SiGe晶圆顶层SiGe层1上淀积厚度为 18nm 的 Si02 层4;
[0050](2d)淀积完成后将反应室抽真空，再将反应室温度降温至室温后，取出淀积了 Si02层4的SiN埋绝缘层上SiGe晶圆。
[0051]步骤3:形成非晶化层5,如图2(c)所示。
[0052]将淀积Si02层4后的SiN埋绝缘层上SiGe晶圆放入离子注入机，选用Si离子，设定注入剂量为5E16cnf2,注入能量为90keV，对顶层SiGe层1进行离子注入，以在顶层SiGe层1内部形成非晶化层5;[〇〇53] 步骤4:去除S i 02层4，如图2 (d)所示。[〇〇54] 在室温下，将带有Si02层4的SiN埋绝缘层上SiGe晶圆在BHF溶液中浸泡70s，去除非晶化层5上的Si02层4。
[0055]步骤5:在非晶化层上淀积压应力SiN薄膜6,如图2(e)所示。
[0056](5a)将去除Si02层4后的SiN埋绝缘层上SiGe晶圆取出，置于等离子体增强化学气相淀积PECVD反应室中，先启动真空栗，再启动加热器将反应室的温度升至400°C并保持恒温；[〇〇57](5b)向反应室内依次通入0.35slm的高纯SiH4,2.0slm的高纯NH3,2.1slm的高纯N2,反应室压强为3.0Torr;[〇〇58](5c)设高频HF功率为0.3kW，低频LF功率为0.7kW，在SiN埋绝缘层上SiGe晶圆非晶化层5上淀积应力大小为-1 ? 7GPa，厚度为0 ? 6mi的压应力SiN薄膜6;
[0059](5d)淀积完成后将反应室抽真空，再将反应室温度降温至室温后，取出淀积了压应力SiN薄膜6的SiN埋绝缘层上SiGe晶圆。
[0060]步骤6:将压应力SiN薄膜6刻蚀成SiN条状阵列7,如图2(f)所示。
[0061](6a)利用半导体光刻工艺在压应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为〇.15WI1的光刻板进行曝光，曝光的区域为宽度和间隔均为0.15WI1 的条状阵列，再用显影液去除掉曝光区域易溶于显影液的正光刻胶，在压应力SiN薄膜6上形成条状光刻胶掩蔽膜阵列；[〇〇62](6b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe层1上的无光刻胶掩蔽膜保护的SiN薄膜6,留下条状光刻胶掩蔽膜下的SiN薄膜6,得到宽度和间距均为0.15mi的SiN条状阵列7，以消除SiN条宽度方向的应变，保留SiN条长度方向的应变，得到具有单轴压应变SiN条状阵列7，如图2 (f)所示；
[0063](6c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7,该带有SiN条状阵列的SiN埋绝缘层上s iGe晶圆的俯视图如图3所示。
[0064]步骤7:对带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆进行退火，如图2(g)所示。
[0065](7a)在退火炉中，先按照4°C/min的升温速率将温度由室温提升至500°C后，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在惰性气体Ar下退火5.5h;
[0066](7b)按照4°C/min的降温速率将退火炉温度降至室温，退火后SiN埋绝缘层上SiGe 晶圆顶层SiGe层1变为单轴应变顶层SiGe层8;
[0067](7c)在退火过程中SiN条状阵列应力进一步增强，使非晶化层5重结晶，同时使SiN 埋绝缘层2发生塑性形变，变成塑性形变SiN埋绝缘层9,以保证SiN条状阵列去除后其上的应变顶层SiGe层8的应力不消失。
[0068]步骤8:去除SiN埋绝缘层上SiGe晶圆上的SiN条状阵列，如图2 (h)所示。[〇〇69]配置170°C，体积分数为85%的热磷酸溶液，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在热磷酸溶液中浸泡6min，去除掉SiN条状阵列7,得到8英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料。
[0070]实施例2,制作12英寸SiN埋绝缘层上晶圆级单轴张应变SiGe材料。
[0071]步骤一:选用12英寸SiN埋绝缘层上SiGe晶圆，并对其进行清洗。
[0072]本步骤的实现与实施例1的步骤1相同。
[0073]步骤二:将清洗后的SiN埋绝缘层上SiGe晶圆取出，在其顶层SiGe层1上通过等离子体增强化学气相淀积PECVD工艺淀积Si02层4，如图2 (b)所示。[〇〇74]淀积步骤与实施例1的步骤2相同，
[0075] 采用的工艺参数:SiH4流量为45sccm，N2〇流量为164sccm，N2流量为800sccm，气压为600mTorr，功率为60W，淀积温度为300°C，淀积厚度为19nm。[〇〇76] 步骤三:通过离子注入机对顶层SiGe层1内注入剂量为6E16cm—2,能量为95keV，的 Ge离子，以在顶层SiGe层1内部形成非晶化层5,如图2(c)所示。[〇〇77] 步骤四:将带有Si02层4的SiN埋绝缘层上SiGe在BHF溶液中浸泡50s，去除非晶化层5上的Si02层4,如图2(d)所示。[〇〇78]步骤五:采用等离子体增强化学气相淀积PECVD工艺，在非晶化层5上淀积应力大小为-1.9GPa，厚度为0.7mi的压应力SiN薄膜6,如图2(e)所示。[〇〇79]淀积步骤与实施例1的步骤5相同；[〇〇8〇] 淀积工艺参数:高频HF功率为0.31kW，低频LF功率为0.69kW，高纯SiH4流量为 0.36slm，高纯NH3流量为2.lslm，高纯氮气流量为2.2slm，反应室压强为3.3Torr，反应室温度为400°C。
[0081]步骤六:利用半导体光刻和刻蚀技术，将压应力SiN薄膜6刻蚀成条状阵列，以消除 SiN条宽度方向的应力，保留SiN条长度方向的应力，得到单轴压应力SiN条状阵列7。[〇〇82](6.1)在压应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.16wii的光刻板进行曝光，曝光的区域为宽度和间隔均为0.16wii的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在压应力SiN薄膜6上形成条状光刻胶掩蔽膜阵列；[〇〇83](6.2)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe层1上的无光刻胶掩蔽膜保护的SiN薄膜6,留下条状光刻胶掩蔽膜下的SiN薄膜6,得到宽度和间距均为〇.16mi的单轴压应力SiN条状阵列7,如图2(f)所示；
[0084] (6.3)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7,该带有SiN条状阵列的SiN埋绝缘层上SiGe俯视图如图3所示。
[0085]步骤七:在退火炉中，先按照4°C/min的升温速率将温度由室温提升至510°C后，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在惰性气体Ne下退火5.6h，以进一步增强SiN 条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层2发生塑性形变，变成塑性形变 SiN埋绝缘层9,以保证SiN条状阵列去除后顶层SiGe层的应力不消失;再按照4°C/min的降温速率将退火炉温度降至室温。退火后顶层SiGe层1变为单轴应变顶层SiGe层8,如图2(g) 所示。[〇〇86]步骤八:配置165°C，体积分数为86%的热磷酸溶液，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在热磷酸溶液中浸泡7min，去除掉SiN条状阵列7,得到12英寸SiN埋绝缘层上晶圆级单轴张应变S iGe材料，如图2 (h)所示。
[0087]实施例3,制作16英寸SiN埋绝缘层上晶圆级单轴压应变SiGe材料。
[0088]步骤A:选用16英寸SiN埋绝缘层上SiGe晶圆，并对其进行清洗。
[0089]本步骤的实现与实施例1的步骤1相同。
[0090]步骤B:淀积S i〇2层4，如图2 (b)所示。
[0091]将清洗后的SiN埋绝缘层上SiGe晶圆取出，在其顶层SiGe层1上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为20nm的Si02层4,如图2(b)所示。[〇〇92]淀积步骤与实施例1的步骤2相同；[〇〇93] 淀积参数设置:SiH4流量为45sccm，N20流量为164sccm，N2流量为800sccm，气压为 600mTorr，功率为60W，淀积温度为300 °C。
[0094]步骤C:形成非晶化层5,如图2(c)所示。
[0095]形成Si02层4后，通过离子注入机对顶层SiGe层1进行剂量为7E16cnf2,能量为 lOOkeV的Ge离子注入，以在顶层SiGe层1内部形成非晶化层5。[〇〇96] 步骤D:去除S i 02层4，如图2 (d)所示。[〇〇97] 将带有Si02层4的SiN埋绝缘层上SiGe晶圆在BHF溶液中浸泡80s，去除非晶化层5 上的Si02层4,以免在淀积张应力SiN薄膜6后阻碍其应力传递给非晶化层5,如图2(d)所示。 [〇〇98]步骤E:在非晶化层上淀积张应力SiN薄膜6,如图2(e)所示。[〇〇99]采用等离子体增强化学气相淀积PECVD工艺，在非晶化层5上淀积应力大小为 1.7GPa，厚度为0.8mi的SiN薄膜6,如图2(e)所示。
[0100]按照与实施例1步骤5相同的步骤进行淀积。
[0101]设置淀积参数如下:[〇1〇2] 高频HF功率为1.3kW，低频LF功率为0.2kW，高纯SiH4流量为0.37slm，高纯NH3流量为2.lslm，高纯氮气流量为1.lslm，反应室压强为3.3Torr，反应室温度为400°C ;[〇1〇3]步骤F:张应力将SiN薄膜6刻蚀成SiN条状阵列7,如图2(f)所示。
[0104] (F1)利用半导体光刻工艺在张应力SiN薄膜6上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为〇.17wii的光刻板进行曝光，曝光的区域为宽度和间隔均为0.17mi 的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN薄膜6上形成条状光刻胶掩蔽膜阵列；
[0105](F2)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe 层上的无光刻胶掩蔽膜保护的SiN薄膜6,留下条状光刻胶掩蔽膜下的SiN薄膜6,得到宽度和间距均为〇.17wii的单轴压应力SiN条状阵列7,以消除SiN条宽度方向的应力，保留SiN条长度方向的应力，如图2(f)所示；
[0106](F3)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列7,该带有SiN条状阵列的SiN埋绝缘层上S iGe晶圆的俯视图如图3所示。
[0107]步骤G:对带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆进行退火。
[0108]G1)按照4°C/min的升温速率将退火炉温度由室温提升至520 °C后，将带有SiN条状阵列7的SiN埋绝缘层上SiGe晶圆在惰性气体He下退火5.7h，进一步增强SiN条状阵列应力， 并使非晶化层再结晶，同时使SiN埋绝缘层2发生塑性形变，变成塑性形变SiN埋绝缘层9,保证SiN条状阵列去除后顶层SiGe层8的应力不消失；
[0109]G2)按照4°C/min的降温速率将退火炉温度降至室温，退火后顶层SiGe层变为单轴应变顶层SiGe层8。如图2 (g)所示。[〇11〇]步骤H:去除S iN埋绝缘层上S iGe晶圆上的S iN条状阵列。
[0111]配置158°C，体积分数为87%的热磷酸溶液，将带有SiN条状阵列的SiN埋绝缘层上 SiGe晶圆在热磷酸溶液中浸泡8min，去除掉SiN条状阵列7,得到16英寸SiN埋绝缘层上晶圆级单轴压应变SiGe材料，如图2 (h)所示。
【主权项】
1.基于非晶化与尺度效应的SiN埋绝缘层上晶圆级单轴应变SiGe的制作方法，包括如下步骤: 1)选取SiN埋绝缘层上SiGe晶圆进行清洗，该SiN埋绝缘层上SiGe晶圆包括顶层SiGe层、SiN埋绝缘层和Si衬底； 2)在顶层SiGe层上通过等离子体增强化学气相淀积PECVD工艺淀积厚度为18nm?20nm的S12层，以消除后续离子注入工艺的沟道效应； 3)对顶层SiGe层进行离子注入，使顶层SiGe层形成非晶化层； 4)去除非晶化层上的S12层； 5)在顶层SiGe层上采用等离子体增强化学气相沉积PECVD工艺淀积-1GPa以上的压应力SiN薄膜或IGPa以上的张应力SiN薄膜； 6)使用光刻和反应离子刻蚀RIE工艺方法将张应力SiN薄膜或压应力SiN薄膜刻蚀成宽度和间距均为0.15μπι?0.17μπι的SiN条状阵列，以消除SiN条宽度方向的应力，得到具有单轴张应力的SiN条状阵列或单轴压应力的SiN条状阵列； 7)对带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆进行退火，进一步增强SiN条状阵列应力，并使非晶化层再结晶，同时使SiN埋绝缘层发生塑性形变，保证SiN条状阵列去除后顶层SiGe层的应力不消失； 8)采用湿法刻蚀去除掉SiN条状阵列，最终得到SiN埋绝缘层上晶圆级单轴应变SiGe材料。2.根据权利要求1所述，其特征在于SiN埋绝缘层上SiGe晶圆，其大小包括3英寸、4英寸、5英寸、6英寸、8英寸、12英寸和16英寸的不同规格;顶层SiGe层厚度为0.4μπι?0.42μπι。3.根据权利要求1所述的方法，其特征在于步骤3)中对顶层SiGe层进行离子注入的工艺条件是: 注入离子:C或Si或Ge或它们的任意组合； 注入剂量:5E16cm—2 ?7E16cnf2 ； 注入能量:90keV?10keV。4.根据权利要求1所述的方法，其特征在于，步骤4)中在去除非晶化层上的S12层，是将带有S12层的SiN埋绝缘层上SiGe晶圆在BHF溶液中浸泡70s?80s，以去除非晶化层上的S12 层。5.根据权利要求1所述的方法，其特征在于，步骤5)中在顶层SiGe层上淀积IGPa以上张应力SiN薄膜的CVD工艺，采用等离子体增强化学气相淀积PECVD工艺，其中淀积张应力SiN薄膜参数如下: 反应室温度400 °C; 高频HF功率为I.0kW?1.5kW; 低频LF功率为0.2kW?0.5kff； 高纯SiH4流量0.2slm?0.5slm，高纯NH3流量1.7slm?2.5slm，高纯氮气流量0.5slm?1.5slm； 反应室压强为2.8Torr?3.6Torr ； 淀积厚度为0.6μηι?0.8μηι。6.根据权利要求1所述的方法，其特征在于，步骤5)中在顶层SiGe层上淀积-1GPa以上压应力SiN薄膜的CVD工艺，采用等离子体增强化学气相淀积PECVD工艺，其中淀积压应力SiN薄膜参数如下: 反应室温度400 °C; 高频HF功率为0.3kW?0.32kff； 低频LF功率为0.68kW?0.7kff； 高纯SiH4流量0.35slm?0.37slm，高纯NH3流量2.0slm?2.2slm，高纯氮气流量2.1slm?2.3slm； 反应室压强为3.0Torr?3.5Torr ； 淀积厚度为0.6μηι?0.8μηι。7.根据权利要求1所述的方法，其特征在于步骤6)中使用光刻和反应离子刻蚀RIE工艺方法将SiN薄膜刻蚀成条状阵列，按如下步骤进行: (7a)在SiN薄膜上涂正光刻胶，将光刻胶烘干，利用具有条形宽度和间隔均为0.15μπι?0.17μηι的光刻板进行曝光，曝光的区域为宽度和间隔均为0.15μηι?0.17μηι的条状阵列，用显影液去除掉曝光区域易溶于显影液的正光刻胶，在SiN薄膜上形成条状光刻胶掩蔽膜阵列； (7b)采用反应离子刻蚀RIE工艺刻蚀掉淀积在SiN埋绝缘层上SiGe晶圆顶层SiGe层上的无光刻胶掩蔽膜保护的SiN薄膜，留下条状光刻胶掩蔽膜下的SiN薄膜，得到宽度和间距均为0.15μπι?0.17μπι的单轴应力SiN条状阵列； (7c)去除条状光刻胶掩蔽膜，仅留下SiN条状阵列。8.根据权利要求1所述的方法，其特征在于，步骤7)中对带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆进行退火，其工艺条件如下: 温度:500°C ?520°C; 时间:5.5h?5.7h; 环境:He、Ne、Ar或它们的混合物。9.根据权利要求1所述，其特征在于，步骤8)中采用湿法刻蚀去除掉SiN条状阵列，是配置温度为150°C?200°C，体积分数为85 %?88 %的热磷酸溶液，将带有SiN条状阵列的SiN埋绝缘层上SiGe晶圆在热磷酸溶液中浸泡6min?8min，去除掉SiN条状阵列，得到SiN埋绝缘层上晶圆级单轴应变SiGe材料。
【文档编号】H01L21/324GK105977197SQ201610445851
【公开日】2016年9月28日
【申请日】2016年6月20日
【发明人】苗东铭, 戴显英, 郝跃, 焦帅, 祁林林, 梁彬
【申请人】西安电子科技大学