一种高分辨率数据采集方法及装置与流程

本发明涉及测量
技术领域：
，具体地，涉及一种高分辨率数据采集方法及装置。
背景技术：
：随着电子测量技术的发展，电子测量系统的分辨率不断提高，对模数转换芯片ADC提出更高的采样率及数据传输速率的需求。然而，随着高分辨率ADC的使用及数据传输速率的提高，最终导致整个测量系统的设计开发难度和系统成本进一步增加。因此，如何以低分辨率的ADC获得高分辨率的数据采集是亟待解决的一个技术问题。技术实现要素：针对现有技术中的缺陷，本发明的目的是提供一种高分辨率数据采集方法及装置。根据本发明提供的一种高分辨率数据采集方法包括：移相数据采集流程和数据插补存储流程；所述移相数据采集流程包括：步骤1.0，设定目标移相次数N；步骤1.1，信号源根据时钟信号的控制发出待测信号；步骤1.2，对所述待测信号采样获得一次采样数据，所述采样数据包含若干个采样点数据；步骤1.3，若移相次数未达到目标移相次数N则控制所述时钟信号进行一次预设角度的移相后返回步骤1.1，若移相次数达到目标移相次数N则结束移相数据采集流程；所述数据插补存储流程包括：接收步骤1.2中的所述采样点数据，将N次采样数据根据移相顺序插补存储，其中同一次采样数据中相邻采样点数据之间都间隔M个存储单元，M等于N-1。作为一种优化方案，第i次移相时所述预设角度为2πi/N,i＝0,1,...，(N-1)。作为一种优化方案，所述将N次采样数据根据移相顺序插补存储的过程进一步包括：步骤2.1，接收第一次采样获得的采样数据，将该次采样数据中的各个采样点数据间隔存储，相邻的采样点数据间隔M个存储单元；步骤2.2，接收下一次移相后采样获得的新采样数据，将新采样数据中的新采样点数据存储于步骤2.1存储的数据的前移或后移i个存储单元中，且新采样数据中的相邻采样点数据间隔M个存储单元存储，其中i为所述新采样数据对应的移相次数；步骤2.3，返回步骤2.2直至当前的新采样数据为第N次移相对应的采样数据。作为一种优化方案，在所述步骤1.2获得所述采样数据之后，且在所述数据插补存储流程的插补存储之前还包括数据处理步骤。作为一种优化方案，所述数据处理步骤包括对所述采样数据顺序进行滤波，和/或累加平均计算。基于同一构思，本发明还提供一种高分辨率数据采集装置，与信号源、模数转换器、存储器连接，包括数字时钟管理单元、移相控制单元、存储控制器、模数转换控制器；所述数字时钟管理单元用于：根据自所述移相控制单元获得的移相的次数、每次移相的角度对时钟信号进行移相，并将所述时钟信号传输给所述信号源；所述移相控制单元用于：根据预设的目标移相次数N确定每次移相的角度和每次采样数据的存储位置，并在检测到完成一次采样后控制所述数字时钟管理单元进行下一次移相直至完成目标移相次数N；所述模数转换控制器用于：控制所述模数转换器对所述信号源发出的待测信号进行采样获得采样数据，所述采样数据包含若干个采样点数据；所述存储控制器用于：根据自所述移相控制单元获得的每次采样数据的存储位置将N次采样数据根据移相顺序插补存储，其中同一次采样数据中相邻采样点数据之间都间隔M个存储单元，M等于N-1。作为一种优化方案，还包括设置于存储控制器和模数转换控制器之间的数字信号处理单元；所述模数转换控制器将采样数据通过所述数字信号处理单元进行数据处理后传输给所述存储控制器进行存储。作为一种优化方案，所述数字信号处理单元进一步包括：FIR滤波器，或IIR滤波器，或累加器与平均器的组合。与现有技术相比，本发明具有如下的有益效果：1)采用数字移相插补的方式，将多个相位的采样数据以顺序插补的方式存储在同一存储空间中，最终获得连续的采样波形，实现高分辨率的数据采集、提高数据采集分辨率和测量系统性能。2)采用较低分辨率ADC转换芯片实现高分辨率采集，降低数据采集系统的成本。3)根据需求设定移相次数，支持多种不同采样分辨率，满足多种测量时间和性能的要求。附图说明为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见，下面描述中的附图仅仅是本发明的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。附图中：图1是可选的一种高分辨率数据采集方法流程；图2是一种高分辨率数据采集方法中数字时钟信号的移相示意图；图3是一种高分辨率数据采集方法中数据插补存储示意图；图4是一种高分辨率数据采集方法中信号源移相控制示意图；图5是一种高分辨率数据采集方法数据插补存储后获得的采样波形；图6是传统数据采样方法和可选实施例的高分辨率数据采集方法获得的采样波形对比图；图7是一种高分辨率数据采集装置结构示意图。具体实施方式下文结合附图以具体实施例的方式对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，还可以使用其他的实施例，或者对本文列举的实施例进行结构和功能上的修改，而不会脱离本发明的范围和实质。本发明提出一种基于FPGA(现场可编程门阵列)的高分辨率数据采集方法及装置，采用数字移相采样技术，通过数字移相插补的数据处理方式实现以较低分辨率模数转换芯片ADC(模数转换器)采集得到较高分辨率数据采集的效果，大大提高了采集到的数据分辨率。本发明可以应用于光时域反射仪(OpticalTime-DomainReflectometry，OTDR)等测量应用。在本发明提供的一种高分辨率数据采集方法的实施例中，如图1所示，包括：移相数据采集流程和数据插补存储流程；所述移相数据采集流程包括：步骤1.0，设定目标移相次数N；步骤1.1，信号源根据时钟信号的控制发出待测信号；步骤1.2，对所述待测信号采样获得一次采样数据，所述采样数据包含若干个采样点数据；步骤1.3，若移相次数未达到目标移相次数N则控制所述时钟信号进行一次预设角度的移相后返回步骤1.1，若移相次数达到目标移相次数N则结束移相数据采集流程；所述数据插补存储流程包括：接收步骤1.2中的所述采样点数据，将N次采样数据根据移相顺序插补存储，其中同一次采样数据中相邻采样点数据之间都间隔M个存储单元，M等于N-1。本实施例中通过移相数据采集获得不同相位的采集数据，而根据需要达到的分辨率，可以对应设置相位间距，图4和表1是以8移相插补采集为例的待测信号移相示意图，由此实现8倍分辨率的提升，还可以根据需要设置64移相插补、128移相插补等，从而获得更好的测量效果。其中，每次移相可以是如图4-5所示的递增相位移相，也可以是递减相位移相都是均匀的移相，如第一次移相315°，依次递减45°，最后一次移相0°。还可以是非均匀的移相，乱序的移相，即不限定移相的角度顺序，本发明不限于此。但是本实施例图4-7所述的递增移相的方式能够简化算法，作为一种优选。本实施例中，第i次移相时所述预设角度为2πi/N，i＝0,1,2,...7,N＝8。如图3所示的插补存储方式,所述将N次采样数据根据移相顺序插补存储的过程进一步包括：步骤2.1，接收第一次采样获得的采样数据，将该次采样数据中的各个采样点数据间隔存储，相邻的采样点数据间隔M个存储单元；步骤2.2，接收下一次移相后采样获得的新采样数据，将新采样数据中的新采样点数据存储于步骤2.1存储的数据的前移或后移i个存储单元中，且新采样数据中的相邻采样点数据间隔M个存储单元存储，其中i为所述新采样数据对应的移相次数；步骤2.3，返回步骤2.2直至当前的新采样数据为第N次移相对应的采样数据。图3所示的插补存储方式中，步骤2.1所述第一次采样获得的采样数据为第一次采样点A1、第一次采样点A2......；第二次采样数据为第二次采样点B1、第二次采样点B2......。第二次采样点B1存储于第一次采样点A1的后移一个存储单元中。与该第二次采样点B1间隔7个存储单元的第二次采样点B2存储于第一次采样点A2的后移一个存储单元中。在8移相采样中，第一次采样和第二次采样也是相邻相位，在8次采样后最终形成如图3所示数据存储，对应为图5所示的采样波形。而采样移相采样插补存储的方式获得的采样波形与传统单单依靠ADC本身采样性能获得的采样波形对比图见图6。从图6可以看出，移相采集与插补存储的结合能够通过多相位采样数据获得更高的采样频率，从而获取待测波形的更多细节信号，较传统的采样方式更加精准。本实施例中，目标移相次数根据待测光纤的长短来确定。若待测光纤较长，目标移相次数可设置小一些；若待测光纤较短，目标移相次数可设置大一些。目标移相次数的确定主要考虑到采集数据存储量大小的问题。在所述步骤1.2获得所述采样数据之后，且在所述数据插补存储流程的插补存储之前还包括数据处理步骤。所述数据处理步骤包括对所述采样数据顺序进行滤波，和/或累加平均计算。对每一次采样数据进行数据处理，从而保证每个相位采样数据的准确性，进而保证最终采样波形的高还原度。基于同一发明构思，本发明还提供了如图7所示的一种高分辨率数据采集装置，与信号源、模数转换器、存储器连接，包括数字时钟管理单元、移相控制单元、存储控制器、模数转换控制器；所述数字时钟管理单元用于：根据自所述移相控制单元获得的移相的次数、每次移相的角度对时钟信号进行移相，并将所述时钟信号传输给所述信号源；所述移相控制单元用于：根据预设的目标移相次数N确定每次移相的角度和每次采样数据的存储位置，并在检测到完成一次采样后控制所述数字时钟管理单元进行下一次移相直至完成目标移相次数N；所述模数转换控制器用于：控制所述模数转换器对所述信号源发出的待测信号进行采样获得采样数据，所述采样数据包含若干个采样点数据；所述存储控制器用于：根据自所述移相控制单元获得的每次采样数据的存储位置将N次采样数据根据移相顺序插补存储，其中同一次采样数据中相邻采样点数据之间都间隔M个存储单元，M等于N-1。所述数据采集装置还包括设置于存储控制器和模数转换控制器之间的数字信号处理单元；所述模数转换控制器将采样数据通过所述数字信号处理单元进行数据处理后传输给所述存储控制器进行存储。所述数字信号处理单元进一步包括：FIR滤波器(有限冲击响应滤波器)，或IIR滤波器(无限冲击响应滤波器)，或累加器与平均器的组合。本实施例中所述的数字时钟管理单元、和/或移相控制单元、和/或存储控制器、和/或模数转换控制器是由FPGA芯片内的物理布线资源组成，由FPGA实现灵活的编程和最大的适应性。作为一种实施例，提出一种基于FPGA的高分辨率数据采集装置及方法，该装置采用xilinx厂家的FPGA芯片，使用其内部数字时钟管理单元实现移相数据采集，然后通过图3所示的数据插补存储的方式得到高分辨率数据采集的效果，降低系统成本及硬件设计难度。本实施例提出的高分辨率数据采集方法可以根据系统实际需要，对数据采集时间和系统设计成本之间进行权衡。选择满足系统设计性能的模数转换芯片ADC，根据实际的测量需要选择不同的移相插补次数档位，满足多种不同分辨率数据采集要求。本实施例所述的高分辨率数据采集装置可以是电子测量系统的一部分，如图7所示，其主要由以下几个部分组成：(1)数字时钟管理单元数字时钟管理单元是实现移相数据采集的主要组成部分之一，通过改变不同的时钟相位输出从而对ADC进行数据采集获取不同相位采集的数据，其时钟移相输出如图2所示(8时钟移相输出为例)。(2)数字信号处理单元数字信号处理单元对A/D转换器采集的数据进行数字信号处理，包括FIR滤波器、IIR滤波器、累加平均等。(3)存储控制器存储控制器采用插补的存储方式控制采样数据在存储器中进行存储，分别将各个相位所采集的相应采样数据按照预先设置好的存储空间位置存储到外部存储器中，还包括数字信号处理过程中所需的数据缓冲操作，其存储空间示意图如图3所示。(4)模数转换控制器A/D转换器对待测信号进行模拟到数字的转换，得到数字采样波形，其A/D转换器的转换速率和精度与整个系统测量精度密切相关。(5)移相控制单元移相控制单元主要根据接收来自CPU处理器的控制命令，协调数字时钟管理单元时钟移相操作和存储控制单元存储各个相位数据的控制之间的关系，是高分辨率数据采样的控制核心，其移相控制的实现示意图如图4所示。(6)信号源信号源主要用于产生所需的待测信号，根据信号的变化判断相关的测量事件。其各个相位对信号源输出的信号采样示意图5所示，根据图6移相插补提高采样分辨率示意图能更好地理解整提高采样分辨率带来的效果。传统的数据采集系统数据采样分辨率完全由ADC转换芯片的分辨率决定，假设ADC的采样速率为40MHz，则采用传统模式采样分辨率为25ns。若要获得更高的分辨率，则需要选取更高性能的ADC转换芯片，整个数据采集系统设计成本将进一步增加。本实施例主要通过数字化的方式实现ADC高分辨数据采集，移相控制单元控制使其在采样单位时间内均匀移相，触发信号源产生均匀移相的待测信号。待测信号通过ADC数据采集进行数字信号处理以及插补方式存储。以8移相插补数据采集为例，假设待测信号源是激光器发出的脉冲信号，分别按照顺序为0度、45度、90度、135度、180度、225度、270度、315度依次驱动激光器，依次对待测信号ADC数据采集。若ADC采样时钟为40Mhz，即周期为25ns，8移相插补数据采集每个移相间隔为25ns/8＝3.125ns，每个移相相角为45度。如表1所示：表1内容移角(度)移动时间(ns)phase000Phase1453.125Phase2906.25Phase31359.375Phase418012.5Phase522515.625Phase627018.75Phase731521.875本实施例中，激光信号的等效速度约为0.1m/ns，如果以40MHz的AD进行采样的话，采样周期25ns，即测量分辨率为25*0.1＝2.5m。若采用8移相插补数据采集方式，测量分辨率是原先的8倍，则等效分辨率为2.5/8＝0.3125m,即等效采样速率为40*8＝320Mhz。可以根据实际需要选择更高的移相插补次数，例如64移相插补、128移相插补等，得到更好的测量效果。以上所述仅为本发明的较佳实施例，本领域技术人员知悉，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等同替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明的保护范围。当前第1页1 2 3