一种SOC芯片调试的实现方法及系统与流程

本发明涉及芯片调试技术领域，特别是涉及一种SOC芯片调试的实现方法及系统。

背景技术：

SoC(System on Chip，片上系统)芯片是指在单一的芯片上集成了必要的全部或部分电子电路的电子器件，通常SoC芯片中可以集成CPU(Central Processing Unit，中央处理器)，以及各种存储器。其中调试接口广泛应用于SoC芯片中，常见的调试接口有JTAG(Joint Test Action Group，联合测试行为组织)接口和UART(Universal Asynchronous Receiver/Transmitter，通用异步收发传输器)接口。

传统的SOC芯片进行调试时，选择调试工具与SOC芯片上的调试管脚相连接，然后进行调试。SOC芯片上的调试管脚与中央处理器电连接，调试工具通过调试管脚与中央处理器建立通信，完成相应的调试。传统的SOC芯片为了方便芯片调试，会预留专用的调试管脚，但是当SOC芯片不进行调试时，调试管脚则处于空闲状态，造成了管脚的浪费。

为了解决管脚浪费的额问题，现有的解决办法之一是通过软件的方式控制SOC芯片内部的中央处理器控制SOC芯片的上管脚实现复用，即同一管脚可以进行调试也可以实现专用的功能。但是如果软件运行出现错误，则中央处理器无法控制管脚功能的切换，则无法进行正常的调试工作。

技术实现要素：

本发明实施例中提供了一种SOC芯片调试的实现方法及系统，以解决现有技术中SOC芯片调试时管脚复用出错的问题。

为了解决上述技术问题，本发明实施例公开了如下技术方案：

一种SOC芯片调试的实现方法，所述方法包括：

在SOC芯片内预设第一数据序列；

将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；

当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；

控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。

优选地，所述在SOC芯片内预设第一数据序列，包括：

所述SOC芯片的中央处理器产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。

优选地，所述第二数据序列为一段电平信号，所述将第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配，包括：

解析出所述第一数据序列和所述第二数据序列的电平信号波形；

将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。

优选地，所述当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号包括：

判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；

当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。

优选地，则控制SOC芯片的中央处理器与所述SOC的功能管脚连通，包括：

切断所述功能管脚与SOC芯片中功能模块的通信；

建立所述中央处理器与所述SOC功能管脚的通信。

一种SOC芯片调试的实现系统，所述系统包括：

预设模块，用于在SOC芯片内预设第一数据序列；

匹配模块，用于将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；

处理模块，用于当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；

通信模块，用于控制所述SOC芯片的中央处理器与所述SOC的功能管脚连通。

优选地，所述预设模块包括：

第一信号发生单元，用于产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。

优选地，匹配模块包括：

解析单元，用于解析出所述第一数据序列和所述第二数据序列的电平信号波形；

匹配单元，用于将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。

优选地，所述处理模块包括：

判决单元，用于判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；

第二信号发生单元，用于当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。

优选地，所述通信模块包括：

第一通信转换单元，用于切断所述功能管脚与SOC芯片中功能模块的通信；

第二通信转换单元，用于建立所述中央处理器与所述功能管脚的通信。

由以上技术方案可见，本发明实施例提供的一种SOC芯片调试的实现方法及系统，包括：在SOC芯片内预设第一数据序列；将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。通过接收外部输入的所述第二数据序列，当所述第二数据序列与SOC芯片内置的所述第一数据序列一致时，产生调试接口使能信号，所述调试接口使能信号将SOC芯片的功能管脚转换为调试管脚，从而实现SOC芯片管脚复用进行调试，实现管脚功能转换的过程中无需中央处理器进行调控，完全依据外部输入的信号，因此不受SOC芯片的影响，降低了SOC芯片调试时管脚复用出错概率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例提供的一种SOC芯片的结构示意图；

图2为本发明实施例提供的一种SOC芯片调试的实现方法的流程示意图；

图3为本发明实施例提供的一种SOC芯片调试的实现系统的结构示意图。

具体实施方式

为了使本技术领域的人员更好地理解本发明中的技术方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。

图1为本实施例提供的一种SOC芯片的结构示意图。如图1所示，SOC芯片包括：中央处理器、数据分配器、数据选择器、第一功能装置、第二功能装置、输入解析装置、第一管脚、第二管脚和第三管脚。

其中所述中央处理器与所述数据分配器和所述数据选择器电连接，所述第一功能装置通过所述数据分配器与所述第一管脚电连接，所述第二功能模块通过所述数据选择器与所述第二管脚电连接。当SOC芯片不进行调试时，所述第一管脚和所述第二管脚为功能管脚。如果SOC芯片进行调试时，所述数据分配器和所述数据选择器可以切断所述第一管脚和所述第二管脚与所述第一功能装置和所述第二功能装置之间的通信，建立所述中央处理器与所述第一管脚和所述第二管脚之间的通信。

所述输入解析装置分别与所述数据分配器和所述数据选择器电连接，所述输入解析装置还连接所述第三管脚。本实施例提供的SOC芯片的上述装置均封装在芯片内部，且所述SOC芯片上的引脚也不限于3个，可以更多，上述仅做示例性描述。

参见图2，为本发明实施例提供的一种SOC芯片调试的实现方法的流程示意图。如图2所示，所述方法包括：

S101，在SOC芯片内预设第一数据序列。

所述第一数据序列可以为一段电平信号，所述电平信号为SOC芯片的中央处理器随机产生的，也可以通过特定的编程程序使得中央处理器产生一段确定的电平信号。

S102，将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配。

本实施例中所述第二数据序列也是一段电平信号，是外部输入的。以图1中的SOC芯片为例，第二数据序列通过第三引脚输入到SOC芯片中的输入解析装置。所述输入解析装置分别解析出所述第一数据序列和所述第二数据序列的电平信号波形，然后将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。

S103，当所述第一数据序列和所述第二数据序列的匹配一致，产生调试接口使能信号；

本实施例中需要判断所述第一数据序列和所述第二数据序列的电平信号是否一致。假设本实施例中所述第一数据序列对应的电平信号为一段1毫秒的高电平信号，从所述第三管脚输入的第二数据序列对应的电平信号也为一段1毫秒的高电平信号，则所述第一数据序列和所述第二数据序列的匹配一致，所述输入解析装置会产生调试接口使能信号传输给数据分配器和数据选择器。

当然本实施例中，所述第一电平信号不仅可以为上述给出的一小段电平信号，也可以是A毫秒高电平、B毫秒低电平、C毫秒高电平、D毫秒低电平的连续电平信号，其中A、B、C、D均为变量，A、B、C、D的大小由中央处理器决定。这样保证了所述第一数据序列产生的灵活性和多样性，如果需要SOC芯片进行调试时，只有获取到中央处理器产生的电平信号的组成，才能够准确的外部生成同样的一段电平信号激活SOC芯片的调试功能，这样也保证了SOC芯片的安全性。

S104，控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。

上述提供的SOC芯片，所述第一管脚和所述第二管脚在芯片正常使用中是和所述第一功能装置和所述第二功能装置连接通信的，即所述第一管脚和所述第二管脚作为SOC芯片的功能管脚使用。如果S103中产生了调试接口使能信号，则SOC芯片需要将本实施例中的第一管脚和第二管脚会临时成为调试管脚，所述数据分配器和数据选择器会切断所述第一管脚和所述第二管脚与所述第一功能装置和所述第二功能装置的通信，然后建立所述中央处理器与所述第一管脚和所述第二管脚之间的通信。如果进行下一步的调试，将调试工具连接所述第一管脚和所述第二管脚即可，其中所述第一管脚作为调试工具向SOC芯片的传输管脚，所述第二管脚作为SOC芯片向调试工具的传输管脚。

由上述实施例可见，本发明实施例提供的一种SOC芯片调试的实现方法，包括：在SOC芯片内预设第一数据序列；将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配；当所述第一数据序列和所述第二数据序列匹配一致，产生调试接口使能信号；控制所述SOC芯片的中央处理器与所述SOC芯片的功能管脚连通。通过接收外部输入的所述第二数据序列，当所述第二数据序列与SOC芯片内置的所述第一数据序列一致时，产生调试接口使能信号，所述调试接口使能信号将SOC芯片的功能管脚转换为调试管脚，从而实现SOC芯片管脚复用进行调试，实现管脚功能转换的过程中无需中央处理器进行调控，完全依据外部输入的信号，因此不受SOC芯片的影响，降低了SOC芯片调试时管脚复用出错概率。

通过以上的方法实施例的描述，所属领域的技术人员可以清楚地了解到本发明可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件，但很多情况下前者是更佳的实施方式。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：只读存储器(ROM)、随机存取存储器(RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

与本发明提供的一种SOC芯片调试的实现方法实施例相对应，本发明还提供了一种SOC芯片调试的实现系统的实施例。

参见图3，为本发明实施例提供的一种SOC芯片调试的实现系统的结构示意图，如图3所示，所述系统包括：预设模块201、匹配模块202、处理模块203和通信模块204。

所述预设模块201，用于在SOC芯片内预设第一数据序列。所述预设模块201包括：第一信号发生单元，用于产生一段随机电平信号，将所述随机电平信号设置为第一数据序列。

所述匹配模块202，用于将所述第一数据序列与所述SOC芯片接收到的第二数据序列进行匹配。匹配模块202包括：解析单元，用于解析出所述第一数据序列和所述第二数据序列的电平信号波形；匹配单元，用于将所述第一数据序列和所述第二数据序列的电平信号波形进行匹配。

所述处理模块203，用于当所述第一数据序列和所述第二数据序列的匹配一致，产生调试接口使能信号。所述处理模块203包括：判决单元，用于判断所述第一数据序列和所述第二数据序列的电平信号波形是否一致；第二信号发生单元，用于当所述第一数据序列和所述第二数据序列的电平信号波形一致时，SOC内部产生可以使功能管脚转换为调试管脚的调试接口使能信号。

所述通信模块204，用于控制所述SOC芯片的中央处理器与所述SOC的功能管脚连通。所述通信模块204包括：第一通信转换单元，用于切断所述功能管脚与SOC芯片中功能模块的通信；第二通信转换单元，用于建立所述中央处理器与所述功能管脚的通信。

本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置或系统实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。以上所描述的装置及系统实施例仅仅是示意性的，其中所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下，即可以理解并实施。

需要说明的是，在本文中，诸如“第一”和“第二”等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。