航空总线协议中命令处理系统及方法与流程

本发明属于ARINC航空总线接口领域，具体地，涉及一种航空总线协议中命令处理系统及方法。

背景技术：

随着航空电子系统的发展对机载数据总线不断提出新的要求，基于通用计算机和工业测控领域的底板数据总线无法满足军用电子系统对高可靠性、高故障容忍度、高容错性等系统要求，提出了一种新型的底板总线—ARINC659总线。

ARINC659底板总线是一种具有总线传输时间确定性和半双工传输特性的线性多点串行数据总线，它采用表驱动协议(TDP)，无总线冲突和访问时延，支持四余度实时热后备，具有高可靠性，采用四条双-双配置总线，且收发过程自校验，具有很强的容错能力和故障隔离能力。

帧描述语言如表1所示，ARINC659协议算法的核心思想就是通过一张命令表来规定所有LRM(在线可更换模块)的行为顺序。该算法将总线时间划分为一个一个大小不一的窗口(Window)，定义每一个窗口的长度，并且规定每个LRM在该窗口时间的行为——发送、接收、空闲等。每一个窗口由帧描述语言定义，形成命令表。

表1帧描述语言表

如图2所示，存放在表命令存储器中的调度表定义了每一个窗口的长度，同时还定义了在这个窗口时间总线上的哪一个LRM发送、接收或者忽略总线。总线的发送调度表被组织成循环帧的形式，整个发送计划表的长度是一个固定长度，这个长度等于独立的窗口长度之和。

如何有效的设计与处理ARINC659命令以及提高总线处理速度为本发明最需要解决的问题。

技术实现要素：

针对现有技术中的缺陷，本发明的目的是提供一种航空总线协议中命令处理系统及方法，其结构简单，成本低，满足ARINC659总线的协议命令传输时间的确定性，同时满足ARINC659总线的实时性功能。

根据本发明的一个方面，提供一种航空总线协议中命令处理系统，其特征在于，其包括：

命令区主控模块，用于产生命令表读取信号以及读取信号地址；

命令表读取模块，与所述命令区主控模块相连，用于读取命令数据；

表存储器，与所述命令表读取模块相连，用于存储命令数据；

译码模块，与所述命令表读取模块相连，用于对命令数据进行译码，产生相应的命令标志和使能信号，同时在所述译码模块中会对命令的接收和发送时序进行控制，保证命令窗口的时间执行结束；

命令寄存器，与所述译码模块相连，用于载入命令标志；

DMA控制器，与所述命令寄存器相连，用于取出数据信息和发送数据信息；

IMM模块，与所述DMA控制器相连，用于写入数据信息；

ARINC659协议控制器，与所述IMM模块相连，用于接收和处理数据信息。

本发明还提供一种航空总线协议中命令处理方法，其特征在于，其包括以下步骤：

步骤一，取指步骤，命令区主控模块产生命令表读取信号以及读取信号地址，并通过命令表读取模块从表存储器中读取出命令数据；

步骤二，译码步骤，命令区主控模块将读取出的命令数据传输至译码模块进行译码，产生相应的命令标志和使能信号，同时在所述译码模块中会对命令的接收和发送时序进行控制，保证命令窗口的时间执行结束；

步骤三，载入步骤，命令寄存器载入命令标志；

步骤四，执行步骤，命令寄存器将数据和同步脉冲信号发送到ARINC659总线上，同时将命令标志和使能信号传递给DMA控制器；

步骤五，命令寄存器通过DMA控制器从IMM模块中取出发送数据传递给ARINC659协议控制器，并将从ARINC659总线上收到的数据通过DMA控制器写入IMM模块中。

优选地，所述译码模块完成译码后，如果当前ARINC659总线不忙，所述译码模块产生有效的载入信号，将命令标志载入命令寄存器；如果当前ARINC659总线处在忙状态时，所述译码模块等待ARINC659总线不忙后再产生有效的载入信号，将译码命令载入命令寄存器。

优选地，所述执行步骤开始时如果需要占用ARINC659总线，则产生ARINC659总线忙信号，当处在命令执行阶段且当前ARINC659总线忙时，则产生下一条指令的读取信号，对下一条指令进行处理，从而实现流水线的操作，提升命令的执行速度。

与现有技术相比，本发明具有如下的有益效果：本发明结构简单，成本低，满足ARINC659总线的协议命令传输时间的确定性，同时满足

ARINC659总线的实时性功能。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明航空总线协议中命令处理系统的结构示意图。

图2为现有技术中基于时间确定性原则命令的示意图。

图3为本发明的具体实施方式中命令区主控模块的取指操作的状态图。

具体实施方式

下面结合具体实施例对本发明进行详细说明。以下实施例将有助于本领域的技术人员进一步理解本发明，但不以任何形式限制本发明。应当指出的是，对本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进。这些都属于本发明的保护范围。

如图1所示，本发明航空总线协议中命令处理系统包括：

命令区主控模块，用于产生命令表读取信号以及读取信号地址；

命令表读取模块，与所述命令区主控模块相连，用于读取命令数据；

表存储器，与所述命令表读取模块相连，用于存储命令数据；

译码模块，与所述命令表读取模块相连，用于对命令数据进行译码，产生相应的命令标志和使能信号，同时在所述译码模块中会对命令的接收和发送时序进行控制，保证命令窗口的时间执行结束；

命令寄存器，与所述译码模块相连，用于载入命令标志；

DMA(直接存储器存取)控制器，与所述命令寄存器相连，用于取出数据信息和发送数据信息；

IMM(英特尔移动模块)模块，与所述DMA控制器相连，用于写入数据信息；

ARINC659协议控制器，与所述IMM模块相连，用于接收和处理数据信息。

本发明航空总线协议中命令处理方法包括以下步骤：

步骤一，取指步骤，命令区主控模块产生命令表读取信号以及读取信号地址，并通过命令表读取模块从表存储器中读取出命令数据；

步骤二，译码步骤，命令区主控模块将读取出的命令数据传输至译码模块进行译码，产生相应的命令标志和使能信号，同时在所述译码模块中会对命令的接收和发送时序进行控制，保证命令窗口的时间执行结束；

步骤三，载入步骤，命令寄存器载入命令标志；

步骤四，执行步骤，命令寄存器将数据和同步脉冲信号发送到ARINC659总线上，同时将命令标志和使能信号传递给DMA控制器；

步骤五，命令寄存器通过DMA控制器从IMM模块中取出发送数据传递给ARINC659协议控制器，并将从ARINC659总线上收到的数据通过DMA控制器写入IMM模块中。

所述译码模块完成译码后，如果当前ARINC659总线不忙，所述译码模块产生有效的载入信号，将命令标志载入命令寄存器；如果当前ARINC659总线处在忙状态时，所述译码模块等待ARINC659总线不忙后再产生有效的载入信号，将译码命令载入命令寄存器，这样减少ARINC659总线的负载。

所述执行步骤开始时如果需要占用ARINC659总线，则产生ARINC659总线忙信号，当处在命令执行阶段且当前ARINC659总线忙时，则产生下一条指令的读取信号，对下一条指令进行处理，从而实现流水线的操作，提升命令的执行速度，这个执行效率高。

命令表的处理算法的设计分为四个过程，下面对设计中的关键过程取指步骤的操作进行详细的设计说明。

如图3所示，命令区主控模块的取指操作主要通过状态机控制下一个子窗口读取命令。

reg_command_control(命令表取指初始状态)：当前BIU(基本信息单元)处于同步状态时，或者失步状态下接收到正确版本的长同步消息，则进入windows_next_read(读取下一个子窗口命令状态)命令表窗口读取状态。

windows_next_read：产生有效的使能信号。如果当前总线处在忙状态，进入wait_load_command(等待总线空闲状态)；如果不忙进入command_excute(命令载入执行状态)状态。

command_excute：当前指令载入结束后，进入windows_next_read下一命令表窗口读取状态。当命令译码为end(结束)指令时，BIU直接进入init(初始)状态。

wait_load_command：当总线空闲，进入命令载入执行状态command_excute，或者其他无空闲跳转指令时，进入下一个子窗口读取状态windows_next_read，并产生有效的load(载入)指令信号。如果当前BIU状态进入失步状态，则进入init初始状态。

以上发明内容，可采用FPGA(现场可编程门阵列)来实现，也可以开发专用的ARINC659控制器芯片来实现。同时根据需要，也可以将FPGA或ARINC659控制器芯片放置在目标系统应用板上(如系统主板)。

采用FPGA或开发专用的ARINC659控制器芯片来实现，其工作分为硬件设计和软件设计。

利用本发明提供的方法，能准确根据命令表的内容进行ARINC659命令的解析与传输，本发明主要针对ARINC659内部的小型处理器进行分析与设计，主要目的为了满足ARINC659总线协议命令传输的时间确定性问题，什么时间执行哪种命令，这种命令执行多长时间，命令执行与执行之间的时间间隔等问题进行了逻辑设计。经过测试，基于FPGA的ARINC659控制器能完全满足ARINC659总线实时性的功能。

综上所述，本发明结构简单，成本低，满足ARINC659总线的协议命令传输时间的确定性，同时满足ARINC659总线的实时性功能。

以上对本发明的具体实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，本领域技术人员可以在权利要求的范围内做出各种变形或修改，这并不影响本发明的实质内容。