一种用于大规模数据计算的核心模块的制作方法

本实用新型涉及大数据技术领域，尤其涉及一种用于大规模数据计算的核心模块。

背景技术：

用户对于大数据采集、运算有高精度高速要求，对UI有良好体验要求，并且对产品能够应用于恶劣复杂环境要求，传统的产品在功能和性能不能兼顾以上要求。

技术实现要素：

本实用新型的目的是为了解决现有技术中存在的缺点，而提出的一种用于大规模数据计算的核心模块。

为了实现上述目的，本实用新型采用了如下技术方案：

一种用于大规模数据计算的核心模块，包括一块核心板，所述核心板上设有ARM核、DSP核和FPGA核，所述ARM核连接有NANDFLASH存储器和DDR存储器，所述DSP核连接有DDR存储器，所述FPGA核连接有SPIFLASH存储器，所述ARM核连接有用于供电的电源管理芯片TPS65217C，所述DSP核连接有用于供电的电源管理芯片TPS650250。所述核心板上还设有用于连接其他底板的连接器J1和连接器J2；所述核心板采用8层板高密度设计。

优选地，所述ARM核型号为AM3359，DSP核型号为TMS320C6748，FPGA核型号为XL6SLX45T。

优选地，所述连接器J1含有120个pin脚，其中第1、2、5、8、16、22、47、81、85、89、95、97、99、111、115、116、119、120脚为接地信号；第5、7、9、11、13、15、17、19脚接至外部的SD卡接口；第6、10、12、14脚接至外部的USB接口1；第19、20、24、26、28脚接至外部的USB接口2；第34、36脚接至外部的UART接口1；第38、40脚接至外部的UART接口2；第42、44脚接至外部的I2C接口1；第46、48脚接至外部的I2C接口2；第41、43、45、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、83脚接至外部的LCD接口；第80、82、84、86、88、90、92、94脚接至外部的AD输入接口；第87、93、97、101、103、105、106、107、108、109、110、112、113、114、117、118脚接至外部的RGMII接口；第19、21、23、25、27、29、31、33、35、37、52、54、56、58、60、62、64、66、68、76脚接至外部的GPIO接口。

优选地，所述连接器J2含有120个pin脚，其中第1、3、5、7、9、11、13、15、48、49、65、87、97、112、116脚接至地信号；第3、4、6、8、10、12、14脚接至5V电源信号；第17至47脚接至高精度AD转换接口信号；第50、52、54、56、58、60、62、64、66至86、88脚接至GPIO接口信号；第93、95脚接至UART接口2；第104、106、108、110、114脚接至SPI接口信号；第118、120脚接至I2C接口3。

与现有技术相比，本实用新型的有益效果是：所述核心板采用8层板高密度设计，体积小巧，仅名片大小，集成了3个高速内核，分别负责数据采集、数据运算、UI界面处理等工作，5V供电，超低功耗，连接器引出资源丰富，便于底板设计，信号完整性设计，便于用户的稳定量产。

附图说明

图1为核心板的结构示意图；

图2为核心板的原理框图；

图3为核心板的连接器J1的原理图；

图4为核心板的连接器J2的原理图。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。

参照图1-4，一种用于大规模数据计算的核心模块，包括一块核心板，所述核心板上设有ARM核、DSP核和FPGA核，所述ARM核连接有NANDFLASH存储器和DDR存储器，所述DSP核连接有DDR存储器，所述FPGA核连接有SPIFLASH存储器，所述ARM核连接有用于供电的电源管理芯片TPS65217C，所述DSP核连接有用于供电的电源管理芯片TPS650250。所述核心板上还设有用于连接其他底板的连接器J1和连接器J2。所述核心板采用8层板高密度设计，体积小巧，仅名片大小，集成了3个高速内核，分别负责数据采集、数据运算、UI界面处理等工作，5V供电，超低功耗，连接器引出资源丰富，便于底板设计，信号完整性设计，便于用户的稳定量产。

所述ARM核型号为AM3359，DSP核型号为TMS320C6748，FPGA核型号为XL6SLX45T。

所述连接器J1含有120个pin脚，其中第1、2、5、8、16、22、47、81、85、89、95、97、99、111、115、116、119、120脚为接地信号；第5、7、9、11、13、15、17、19脚接至外部的SD卡接口；第6、10、12、14脚接至外部的USB接口1；第19、20、24、26、28脚接至外部的USB接口2；第34、36脚接至外部的UART接口1；第38、40脚接至外部的UART接口2；第42、44脚接至外部的I2C接口1；第46、48脚接至外部的I2C接口2；第41、43、45、49、51、53、55、57、59、61、63、65、67、69、71、73、75、77、79、83脚接至外部的LCD接口；第80、82、84、86、88、90、92、94脚接至外部的AD输入接口；第87、93、97、101、103、105、106、107、108、109、110、112、113、114、117、118脚接至外部的RGMII接口；第19、21、23、25、27、29、31、33、35、37、52、54、56、58、60、62、64、66、68、76脚接至外部的GPIO接口。

所述连接器J2含有120个pin脚，其中第1、3、5、7、9、11、13、15、48、49、65、87、97、112、116脚接至地信号；第3、4、6、8、10、12、14脚接至5V电源信号；第17至47脚接至高精度AD转换接口信号；第50、52、54、56、58、60、62、64、66至86、88脚接至GPIO接口信号；第93、95脚接至UART接口2；第104、106、108、110、114脚接至SPI接口信号；第118、120脚接至I2C接口3。

以上所述，仅为本实用新型较佳的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，根据本实用新型的技术方案及其实用新型构思加以等同替换或改变，都应涵盖在本实用新型的保护范围之内。