技术总结
本实用新型涉及一种异构多核处理器功耗控制装置和异构多核处理器系统，其异构多核处理器功耗控制装置包括与n个CPU均连接的时钟管理单元，还包括与所述时钟管理单元连接的m个电源接口以及w个门控时钟模块，其中，n和m均为大于1的整数，w为n和m的和值；各所述电源接口还分别连接一个IP，各所述门控时钟模块还分别连接一个所述CPU或者一个所述IP，所述IP的总数量为m；采用本实用新型的方案，可以降低芯片功耗，还可以单独关闭各个IP的时钟和电源。
技术研发人员：蔡田田;习伟;姚浩;陈波;郭晓斌;李鹏;杨祎巍;陈浩敏;蒋愈勇;王建邦
受保护的技术使用者：南方电网科学研究院有限责任公司
文档号码：201621142931
技术研发日：2016.10.20
技术公布日：2017.05.10