本实用新型属于信号处理技术领域，具体是一种射频信号采集回放装置。
背景技术：
随着导航技术和空间科学的高速发展，信号处理技术迅速地得到应用。自上世纪末以来，数字信号处理技术逐渐成为信号处理领域的关键技术，而数字信号处理的基础就是数据采集，射频信号采集／回放系统正是基于采样定理把外界模拟信号转换为数字信号，并通过计算机接口把采集到的数据传输给计算机，计算机对这些数据作进一步分析处理，以满足各种应用。如今，射频信号采集／回放系统已成为科研、生产中的重要工具，并广泛应用于导航、雷达、气象、航空航天、通信等领域。这些现场信号具有实时性强、数据率高、数据量大、处理复杂等特点，利用射频信号采集／回放系统可以将这样的空中信号实时采集并记录下来，迸行分析和算法研究。另一方面，在实际工作中，为了加速新产品的开发速度，验证新开发的接收机的性能指标，经常需要为新设计的接收机提供可编程的测试信号，即通过应用程序的控制，按照一定的要求将贮存在硬盘中的实际采集的或编程产生的射频信号快速回放(硬件回放)，以模拟真实的工作环境，从而为各类接收机的开发和调试提供稳定、可靠、可重复使用的信号源，减少现场测试的时间和开发成本。因此，射频信号采集／回放系统可用于生产线测试、野外便携式测试、高性能实验室测试、车载测试等。
当前的采集与回放系统一般都是分开的，并且往高精度，高速率和多通道上发展，多数产品属于非独立式数据采集系统，即硬件上还依赖于PC机。
技术实现要素：
本实用新型的目的是为克服现有技术的不足，而提供一种射频信号采集回放装置，该装置能够实现多个领域的射频信号的高精度采集、快速存储和高精度回放。
实现本实用新型的技术方案是：
一种射频信号采集回收装置，包括模拟信号处理部分、模数转换部分、数模转换部分、数据存储部分、数字信号处理部分和控制部分，模拟信号处理部分分别与模数转换部分和数模转换部分连接，数字信号处理部分分别与模数转换部分、数模转换部分、数据存储部分和控制部分连接；控制部分还与数据存储部分连接。
所述的模拟信号处理部分，分为射频信号采集阶段和射频信号回放阶段；
射频信号采集阶段，包括顺序连接的第零接收接口模块、第一信号放大模块、第一滤波模块、第二信号放大模块、第二滤波模块、第一混频模块、第三滤波模块、第三信号放大模块、第二混频模块、第四滤波模块、第四信号放大模块和第一发送接口模块，此阶段的作用是将由第零接收接口模块进入的射频信号经多级放大、滤波和下变频到指定带宽和频率，通过第一发送接口模块发送到模数转换部分；
射频信号回放阶段，包括顺序连接的第一接收接口模块、第七滤波模块、第三混频模块、第八滤波模块、第四混频模块、衰减模块和第零发送接口模块，此阶段的作用是，通过第一接收模块接收数模转换部分发送来的模拟信号，将低频的模拟信号上变频到指定频率后衰减到指定功率经第零发送接口模块送出。
所述的数模转换部分，包括顺序连接的第二发送接口模块、第六滤波模块、DAC模块和第三串口接收模块，第二发送接口模块与模拟信号处理部分的第一接收接口模块连接，数模转换部分的作用是通过第三串口接收模块接收数字信号处理部分发送的数字信号并转换为一定精度的模拟信号，通过第二串口发送模块发送到模拟信号处理部分的第一串口接收模块。
所述的模数转换部分，包括顺序连接的第二接收接口模块、第五滤波模块、ADC模块和第三串口发送模块，模拟信号处理部分的第一发送接口模块与第二接收接口模块连接，数模转换部分的作用是接收模拟信号处理部分的第一发送接口模块发送来的信号，并将一定频率的模拟信号按照精度转化为数字信号，通过第三串口发送模块发送到数字信号处理部分。
所述的数据存储部分，包括存储硬盘、SATA控制模块、第六串口发送模块、第六串口接收模块和第九串口发送/接收模块；SATA控制模块分别与存储硬盘、第六串口发送模块、第六串口接收模块和第九串口发送/接收模块连接；数据存储部分的作用是在控制部分的控制下，通过第六串口接收模块接收数字信号处理部分得到的数据并将其存储在硬盘中；且在控制部分的控制下将硬盘中的数据读出，通过第六串口发送模块发送到数字信号处理部分。
所述的数字信号处理部分，分为射频信号采集阶段和射频信号回放阶段，包括FPGA模块、第四串口发送模块、第五串口接收模块、第五串口发送模块、第四串口接收模块和第七串口发送/接收模块；FPGA模块分别与第四串口发送模块、第五串口接收模块、第五串口发送模块、第四串口接收模块和第七串口发送/接收模块连接；第四串口发送模块与数模转换部分的第三串口接口模块连接；模数转换部分的第三串口发送模块与第四串口接收模块连接；数据存储部分的第六串口发送模块与第五串口接收模块连接；第五串口发送模块与数据存储部分的第六串口接收模块连接；
所述的射频信号采集阶段是第四串口接收模块与FPGA模块相连，FPGA模块与第五串口发送模块相连；此阶的作用是从模数转换部分得到高频的数字信号，对其进行下变频，搬移到低频，降低速率，同时缓存数据，以待存储；
所述的射频信号回放阶段是第五串口接收模块与FPGA模块相连，FPGA模块与第四串口发送模块相连；此阶的作用是从数据存储部分得到低频的数据信号，对其进行上变频，搬移到高频，等待数模转换部分转换。
所述的控制模块，包括第十串口发送/接收模块、PCIE总线接口模块、第八串口发送/接收模块和嵌入式处理模块；PCIE总线接口模块分别与第十串口发送/接收模块、第八串口发送/接收模块和嵌入式处理模块连接；第十串口发送/接收模块与数据存储部分的第九串口发送/接收模块连接；第八串口发送/接收模块与数字信号处理部分的第七串口发送/接收模块连接；控制部分的作用在数据存储或读取阶段进行存储和读取的控制。
有益效果：本实用新型提供一种射频信号采集回放装置，该装置采用多级放大和二次变频技术，使用高精度数模/模数转换芯片，将射频信号进行采集存储以及回放集与一体，且数据采集的精度高，实时性好，连续采集时间长。
附图说明
图1：一种射频信号采集回放装置原理框图；
图中，A.模拟信号处理部分 A1.第零接收接口模块 A2.第一信号放大模块 A3.第一滤波模块A4.第二信号放大模块 A5.第二滤波模块 A6.第一混频模块 A7.第三滤波模块 A8.第三信号放大模块 A9.第二混频模块 A10.第四滤波模块 A11.第四信号放大模块 A12.第一发送接口模块 A13.第一接收接口模块 A14.第七滤波模块 A15.第三混频模块 A16.第八滤波模块 A17.第四混频模块 A18.衰减模块 A19.第零发送接口模块 B. 模数转换部分 B1.第二接收接口模块 B2.第五滤波模块 B3.ADC模块 B4.第三串口发送模块 C. 数模转换部分 C1.第三串口接收模块 C2.DAC模块 C3.第六滤波模块 C4.第二发送接口模块 D. 数字信号处理部分 D1.第四串口接收模块 D2.FPGA模块 D3.第五串口发送模块 D4.第七串口发送/接收模块 D5.第四串口发送模块 D6.第五串口接收模块 E. 数据存储部分 E1.第六串口接收模块 E2.SATA控制模块 E3.存储硬盘 E4.第六串口发送模块 E5.第九串口发送/接收模块 F.控制部分 F1.第八串口发送/接收模块 F2. PCIE总线接口模块 F3.第十串口发送/接收模块 F4.嵌入式处理模块。
具体实施方式
下面结合附图和实施例对本实用新型做进一步阐述，但不是对本实用新型的限定。
实施例：
如图1所示，一种射频信号采集回收装置，包括模拟信号处理部分A、模数转换部分B、数模转换部分C、数据存储部分E、数字信号处理部分D和控制部分F，模拟信号处理部分A分别与模数转换部分B和数模转换部分C连接，数字信号处理部分D分别与模数转换部分B、数模转换部分C、数据存储部分E和控制部分F连接；控制部分F还与数据存储部分E连接。
所述的模拟信号处理部分A，分为射频信号采集阶段和射频信号回放阶段；
射频信号采集阶段，包括顺序连接的第零接收接口模块A1、第一信号放大模块A2、第一滤波模块A3、第二信号放大模块A4、第二滤波模块A5、第一混频模块A6、第三滤波模块A7、第三信号放大模块A8、第二混频模块A9、第四滤波模块A10、第四信号放大模块A11和第一发送接口模块A12，此阶段的作用是将由第零接收接口模块A1进入的射频信号经多级放大、滤波和下变频到指定带宽和频率，通过第一发送接口模块A12发送到模数转换部分B；
射频信号回放阶段，包括顺序连接的第一接收接口模块A13、第七滤波模块A14、第三混频模块A15、第八滤波模块A16、第四混频模块A17、衰减模块A18和第零发送接口模块A19，此阶段的作用是，通过第一接收模块A13接收数模转换部分C发送来的模拟信号，将低频的模拟信号上变频到指定频率后衰减到指定功率经第零发送接口模块A19送出。
所述的数模转换部分C，包括顺序连接的第二发送接口模块C4、第六滤波模块C3、DAC模块C2和第三串口接收模块C1，第二发送接口模块C4与模拟信号处理部分A的第一接收接口模块A13连接，数模转换部分C的作用是通过第三串口接收模块C1接收数字信号处理部分D发送的数字信号并转换为一定精度的模拟信号，通过第二串口发送模块C4发送到模拟信号处理部分A的第一串口接收模块A13。
所述的模数转换部分B，包括顺序连接的第二接收接口模块B1、第五滤波模块B2、ADC模块B3和第三串口发送模块B4，模拟信号处理部分A的第一发送接口模块A12与第二接收接口模块B1连接，模数转换部分B的作用是接收模拟信号处理部分A的第一发送接口模块A12发送来的信号，并将一定频率的模拟信号按照精度转化为数字信号，通过第三串口发送模块B4发送到数字信号处理部分D。
所述的数据存储部分E，包括存储硬盘E3、SATA控制模块E2、第六串口发送模块E4、第六串口接收模块E1和第九串口发送/接收模块E5；SATA控制模块E2分别与存储硬盘E3、第六串口发送模块E4、第六串口接收模块E1和第九串口发送/接收模块E5连接；数据存储部分E的作用是在控制部分F的控制下，通过第六串口接收模块E1接收数字信号处理部分D得到的数据并将其存储在硬盘中；且在控制部分F的控制下将硬盘中的数据读出，通过第六串口发送模块E4发送到数字信号处理部分D。
所述的数字信号处理部分D，分为射频信号采集阶段和射频信号回放阶段，包括FPGA模块D2、第四串口发送模块D5、第五串口接收模块D4、第五串口发送模块D3、第四串口接收模块D1和第七串口发送/接收模块D6；FPGA模块D2分别与第四串口发送模块D5、第五串口接收模块D4、第五串口发送模块D3、第四串口接收模块D1和第七串口发送/接收模块D6连接；第四串口发送模块D5与数模转换部分的第三串口接口模块C1连接；模数转换部分B的第三串口发送模块B4与第四串口接收模块D1连接；数据存储部分E的第六串口发送模块E4与第五串口接收模块D4连接；第五串口发送模块D3与数据存储部分E的第六串口接收模块E1连接；
所述的射频信号采集阶段是第四串口接收模块D1与FPGA模块D2相连，FPGA模块D2与第五串口发送模块D3相连；此阶的作用是从模数转换部分B得到高频的数字信号，对其进行下变频，搬移到低频，降低速率，同时缓存数据，以待存储；
所述的射频信号回放阶段是第五串口接收模块D4与FPGA模块D2相连，FPGA模块D2与第四串口发送模块D5相连；此阶的作用是从数据存储部分E得到低频的数据信号，对其进行上变频，搬移到高频，等待数模转换部分C转换。
所述的控制模块F，包括第十串口发送/接收模块F3、PCIE总线接口模块F2、第八串口发送/接收模块F1和嵌入式处理模块F4；PCIE总线接口模块F2分别与第十串口发送/接收模块F3、第八串口发送/接收模块F1和嵌入式处理模块F4连接；第十串口发送/接收模块F3与数据存储部分E的第九串口发送/接收模块E5连接；第八串口发送/接收模块F1与数字信号处理部分D的第七串口发送/接收模块D6连接；控制部分F的作用在数据存储或读取阶段进行存储和读取的控制。