1.一种复数除加运算装置，其特征在于：具有：
对装置进行控制的FPGA电路；
PCI Express电路；该电路的输出端接FPGA电路的输入端；
RS422驱动电路，该电路的输入端接FPGA电路的输出端。
2.根据权利要求1所述的复数除加运算装置，其特征在于所述的FPGA电路为：集成电路U1的83脚、81脚～79脚、76脚、71脚、69脚～67脚、61脚、60脚、57脚、56脚、54脚、52脚、48脚～45脚、42脚～40脚、37脚～35脚、32脚、31脚接PCI Express电路，集成电路U1的15脚、62脚、73脚、4脚依次接连接器J1的1脚～4脚，集成电路U4的87脚接晶振Y1的4脚，集成电路U4的92脚、93脚接RS422驱动电路，集成电路U1的82脚、66脚、51脚、34脚、18脚、3脚、39脚、91脚接3V电源，集成电路U1的86脚、38脚、11脚、26脚、33脚、43脚、53脚、59脚、65脚、74脚、78脚、95脚接地，连接器J1的5脚接地，晶振Y1的1脚接3V电源、3脚接地；集成电路U1的型号为EPM3064ATI100-4，晶振Y1的型号为JHY50M。
3.根据权利要求1所述的复数除加运算装置，其特征在于所述的RS422驱动电路为：集成电路U2的1脚接5V电源、4脚接地、3脚和2脚就集成电路U1的92脚和93脚、5脚和6脚接连接器J2的1脚和2脚、8脚接电阻R1的一端和连接器J2的3脚、7脚接电阻R1的另一端和连接器J2的4脚；集成电路U2的型号为MAX488。
4.根据权利要求1所述的复数除加运算装置，其特征在于：所述的PCI Express电路为集成电路U3的11脚通过电阻R2接地、2脚通过电阻R3接地、3脚接电容C1的一端和连接器P1的26脚、6脚和7脚接连接器P1的24脚和23脚、12脚接电容C2的一端、13脚接电容C3的一端、16脚和15脚接连接器P1的14脚和15脚、21脚和20脚接集成电路U4的5脚和6脚、61脚和23脚以及22脚接集成电路U5的6脚和1脚以及2脚、5脚，集成电路U3的45脚、44脚、24脚、63脚、1脚、33脚、32脚、56脚～58脚、64脚、34脚～41脚、55脚～48脚依次接集成电路U1的83脚、81脚～79脚、76脚、71脚、69脚～67脚、61脚、60脚、57脚、56脚、54脚、52脚、48脚～45脚、42脚～40脚、37脚～35脚、32脚、31脚，集成电路U3的18脚、31脚、47脚、59脚接3V电源，集成电路U1的5脚、29脚、42脚、8脚、14脚接1.8V电源，集成电路U1的4脚、9脚、10脚、17脚、19脚、30脚、43脚、46脚、60脚接地，集成电路U4的8脚接3V电源且1脚～4脚、7脚接地，集成电路U5的8脚和7脚以及3脚接3V电源、4脚接地，连接器P1的36脚和17脚短接、21脚接电容C2的另一端、20脚接电容C3的另一端，连接器P1的1脚、2脚、34脚、35脚接12V电源的正极，连接器P1的10脚、8脚、27脚、28脚接3V电源、地端接地，电容C1的另一端接地；集成电路U3是型号为CH367L、集成电路U4的型号为AT24C02、集成电路U5的型号为AT25F512。