一种带符号控制端的加减法通用电路的制作方法

本发明属于电路设计领域，具体涉及一种带符号控制端的加减法通用电路。

背景技术：

目前，对于加法器和减法器都有自己特定的运算电路，在实际电路设计中加法电路和减法电路通常同时存在。因此有必要设计一种加减法通用电路，使其能够用一种电路结构完成两种运算，从而减少某一种运算所需要的逻辑门个数，减少电路面积。

技术实现要素：

本发明的目的在于针对解决上述现有技术中的问题，提供一种带符号控制端的加减法通用电路，通过增加符号位控制端及异或逻辑在同一个电路中实现加减法运算，简化电路结构。

为了实现上述目的，本发明采用的技术方案为：包括m位级联的全减器单元fm，每个全减器单元fm的输入信号包括作为被减数或被加数的信号a以及作为减数或加数的信号b，所述的信号b与符号位控制信号cr进行异或运算，并连接至全减器单元fm的减数或加数输入端；所述每个全减器单元fm的输出信号包括运算结果信号s，所述的符号位控制信号cr连接至第一级全减器单元fm的低位借位输入端，最高一级的借位输出信号为信号cout；当所述的符号位控制信号cr取0时，整个电路进行的是减法运算；当所述的符号位控制信号cr取1时，整个电路进行的是加法运算。所述的m为正整数。

m位级联的全减器单元fm当中，第一级全减器单元fm的低位借位信号cin连接符号位控制信号cr作为最低位的借位输入，所述的第一级全减器单元fm输出第一级运算结果信号s0以及第一级向高位借位输出信号cout0，第一级向高位借位输出信号cout0连接至第二级全减器单元fm的低位借位输入端，以此类推，对第二级到第m-1级全减器单元fm进行级联，在各级之间，低一级全减器单元的借位输出直接连接至高一级单元的借位输入端。

全减器单元fm的信号b与低位借位信号cin分别连接在第一或非门的输入端，第一或非门的输出信号与信号b连接在第二或非门的输入端，第一或非门的输出信号与低位借位信号cin连接在第三或非门的输入端；第二或非门和第三或非门的输出端连接在第四或非门的两个输入端；第四或非门的输出信号与信号a连接在第五或非门的两个输入端；第五或非门的输出信号与第四或非门的输出信号连接在第七或非门的两个输入端，第五或非门的输出信号和信号a连接在第六或非门的两个输入端；第六或非门的输出信号和第七或非门的输出信号连接在第八或非门的两个输入端上，第八或非门的输出信号为运算结果信号s；第七或非门的输出信号和第一或非门的输出信号连接在第九或非门的输入端上，第九或非门的输出为信号cout。

所述信号a与信号b分别设置有m位，符号位控制信号cr设置有1位且分别连接至不同全减器单元fm。

当所述的符号位控制信号cr取0时，整个电路进行m位减法运算，输出共m+1位，运算结果sm-1到运算结果s0表示差，电路的借位输出信号cout表示差的符号位；当所述的符号位控制信号cr取1时，整个电路进行m位加法运算，输出共m+1位，电路的借位输出信号cout表示和的最高位，运算结果sm-1到运算结果s0表示和的其他位。

所述的异或运算通过第一级或非门使信号b与符号位控制信号cr进行或非运算，第一或非门的输出信号再通过第二级或非门分别与信号b以及符号位控制信号cr进行或非运算，将得到的两个或非运算结果通过或门进行或运算后输出。

与现有技术相比，本发明具有如下的有益效果：以全减器单元为基础，级联m位全减器单元成为m位减法器，通过增加符号位控制信号以及异或运算逻辑，能够同时控制实现m位的加减法运算。本发明能够同时适用于加减法，从而减少逻辑门个数，减小了电路面积。

附图说明

图1或非门表示的异或电路；

图2全减器单元的电路结构示意图；

图3本发明电路的整体结构示意图；

具体实施方式

下面结合附图对本发明做进一步的详细说明。

参见图1-3，本发明全减器单元的布尔表达式如下：

布尔表达式中的异或运算能够用两级三个或非门和一个或门来实现。

作为减法器级联基本单元的一位全减器单元由六级或非门构成，六级或非门结构对称，从输入到输出依次串联，六级或非门中的第一或非门、第二或非门、第三或非门、第五或非门和第六或非门的输入端与输入信号相连，第八或非门、第九或非门的输出端与输出信号相连。输入信号包括作为被减数的信号a、作为减数的信号b、低位借位信号cin，输出信号包括运算结果信号s和向高位借位的信号cout。作为被减数的信号a连接在第五、第六或非门的一个输入端上，作为减数的信号b和低位借位信号cin都分别连接在第一、第二或非门的输入端上。第一或非门的输出端与信号b连接在第二或非门的输入端上，第一或非门的输出端与低位借位信号cin连接在第三或非门的输入端上。第二或非门和第三或非门的输出端连接在第四或非门的两个输入端上，第四或非门的输出与信号a连接在第五或非门的两个输入端。第五或非门的输出与第四或非门的输出连接在第七或非门的两个输入，第五或非门的输出和信号a连接在第六或非门的两个输入端上。第六或非门的输出和第七或非门的输出连接在第八或非门的两个输入端上，第八或非门的输出为运算结果信号s。第七或非门的输出和第一或非门的输出连接在第九或非门的输入端上，第九或非门的输出为cout。

参见图3，本发明中的全减器单元fm级联而成m位的加减法电路。m级电路结构相同，用第一级的电路结构来举例说明每一级信号连接关系。m为加减法电路的输入信号为a和b，以及符号位控制信号cr。a和b都是m位，cr为1位。输入a作为被减数或被加数，a的最低位a0连接至第一级的一位全减器单元fm的被减数输入端。输入b作为减数或加数，b的最低位b0接入一个异或电路。参见图1，异或电路的输入为b0和信号cr，连接至异或电路中第一或非门的两个输入端，第一或非门的输出和b0连接至第二或非门的输入端，第一或非门的输出和cr连接至第三或非门的输入端。第二或非门的输出和第三或非门的输出连接至第四或门的输入端，第四或门的输出连接一位全减器单元fm的减数输入端。

第一级全减器单元fm的输出连接输出信号s0，其向高位借位的输出信号连接下一级全减器单元的低位借位输入端。第二到第m级电路的连接关系与第一级相同，符号位控制信号cr分别与信号b1,b2,...bm-1连接至每一级电路中的异或电路的第一或非门的输入端。符号位控制信号cr连接至第一级全减器电路的低位借位输入端，最高一级的借位输出为cout。

当符号位控制信号cr为0时，整个电路进行m位减法运算，输出共m+1位。sm-1到s0表示差，电路的借位输出cout表示差的符号位。

当符号位控制信号cr为1时，整个电路进行m位加法运算，输出共m+1位。cout表示和的最高位，sm-1到s0表示和的其他位。

用抽象单元fm来表示图2中的电路，本发明m位加减法电路结构如图3所示。

第一级全减器单元的借位输入端连接符号位控制信号cr，作为最低位的借位输入，输出端为s0和向高位借位输出cout0。最高位的借位输出cout0，直接连接至第二级全减器单元的低位借位输入端。按照这样的连接方案，对第二级到第m-1级全减器单元进行级联，在各级之间，低一级全减器单元的借位输出直接连接至高一级单元的借位输入端。最后一级即第m-1级全减器单元，输入端中一端连接输入信号a的最高位am-1，另一个连接符号位控制信号cr与输入信号b最高位bm-1的异或结果，输出端为sm-1和向高位借位输出cout,最后一级的借位输出cout作为整个减法电路的借位输出保留。

本发明m位加减法电路工作原理如下：

当符号位控制信号cr取0时，输入信号b的每一位与符号位控制信号cr作异或后，送入全减器单元fm输入端的值仍是输入信号b本身，整个电路进行的是减法运算，计算被减数a与减数b的差值，输出包括m位的差s和借位输出cout，共m+1位。本电路在进行减法运算时，将cout作为最高位保留，用来表示结果s的符号位。布尔表达式为：

s＝a-b

当符号位控制信号cr取1时，输入信号b的每一位与符号位控制信号cr异或后，送入全减器单元fm输入端的是b值取反，第一级全减器单元fm的借位信号cin输入置1，整个电路进行的是加法运算，计算被加数a与加数b的和，输出包括m位的和s、进位输出cout，共m+1位，进行加法运算时，将cout作为和的最高位，和共m+1位。布尔表达式为：