技术总结
本申请公开了加速硬件中的存储器排序。集成电路包括存储器接口和操作队列，该存储器接口耦合至存储器，用于存储对应于指令的数据，该操作队列用于对于对应于指令的存储器操作进行缓冲。集成电路可包括加速硬件，用于执行对应于指令的子程序。输入队列的集合可包括地址队列和依赖性队列，该地址队列用于从加速硬件接收与存储器操作中的第二存储器操作相关联的存储器的地址，该依赖性队列用于从加速硬件接收与该地址相关联的依赖性令牌。依赖性令牌指示对由存储器操作中的第一存储器操作生成的数据的依赖性。响应于依赖性队列接收到依赖性令牌且地址队列接收到地址，调度器电路可调度第二存储器操作向存储器的发布。
技术研发人员：K·弗莱明;小西蒙·C·史迪力;K·D·格洛索普
受保护的技术使用者：英特尔公司
技术研发日：2018.01.02
技术公布日：2018.07.10