本发明涉及芯片领域，尤其涉及一种芯片及其管脚复用方法。
背景技术：
随着集成电路技术的高速发展，芯片的集成度越来越高，芯片的功能也越来越复杂，随之而来的是芯片的管脚越来越多。如果在芯片设计时为芯片支持的所有功能接口都分配独立的管脚，则芯片的面积会做得比较大，另外庞大的芯片管脚数目也不利于芯片的产品应用开发。现在技术的芯片通常采用多个功能接口共用一组管脚，即单个芯片管脚可以复用成多种功能接口的方法以减少芯片的管脚数目。
现有技术的芯片管脚复用方法，是在芯片设计阶段根据芯片的应用场景规划出芯片各管脚所要复用的功能接口，并为各管脚提供对应的管脚复用寄存器，由管脚复用寄存器的配置值决定各管脚的功能。芯片在实际应用时，通过软件配置管脚复用寄存器来选择芯片管脚的功能。
现有技术的芯片管脚复用方法存在如下技术问题：
1、芯片管脚的复用关系在芯片设计阶段就根据预期的芯片应用场景确定了，芯片只能应用于典型的预期的产品，而难以满足一些复杂的非预期的产品应用的特殊需求，限制了芯片的产品应用范围，不利于芯片的产品应用创新；
2、现有技术的芯片管脚复用方法如果芯片管脚的复用关系在芯片设计阶段规划的不够周全，那么实际的芯片可能会存在功能应用的缺陷；
3、芯片管脚的复用关系是确定的，芯片的管脚功能及产品的pcb板很容易被分析出来，芯片的产品应用系统存在被克隆的风险。
技术实现要素：
本发明的目的是针对上述现有技术存在的缺陷，提供一种能适应多种管脚复用需求的芯片及其管脚复用方法。
本发明实施例中，提供了一种芯片，其包括多个内部功能接口、多个芯片通用管脚和管脚重定义模块，所述多个内部功能接口通过所述管脚重定义模块与所述多个芯片通用管脚相连接，所述管脚重定义模块由可编程电路实现，用于根据预设的管脚重定义配置文件将所述多个内部功能接口映射到所述多个芯片通用管脚。
本发明实施例中，所述管脚重定义模块采用efpga来实现。
本发明实施例中，所述管脚重定义模块包括内部信号端口、重定义电路和外部信号端口，所述内部信号端口被所述重定义电路映射到所述外部信号端口。
本发明实施例中，所述内部信号端口与所述内部功能接口相连，所述外部信号端口与所述芯片通用管脚相连接。
本发明实施例中，所述内部信号端口与所述外部信号端口的映射关系由所述efpga的管脚重定义配置文件来决定。
本发明实施例中，所述芯片内部还包括非易失性存储器，所述efpga的管脚重定义配置文件存储于所述非易失性存储器中。
本发明实施例中，所述芯片通用管脚的个数少于所述芯片内部功能接口的个数。
本发明实施例中，还提供一种芯片，其包括多个内部功能接口、多个芯片通用管脚和管脚重定义模块，
所述多个内部功能接口中的第一部分接口与所述多个芯片通用管脚中的第一部分管脚一一对应连接，所述多个内部功能接口中的第二部分接口通过所述管脚重定义模块与所述多个芯片通用管脚中的第二部分管脚相连接；
所述管脚重定义模块，由可编程电路实现，用于根据预设的管脚重定义配置文件将所述多个内部功能接口中的第二部分接口映射到所述多个芯片通用管脚中的第二部分管脚。
本发明实施例中，还提供一种芯片管脚复用方法，其包括，
在芯片的内部功能接口和芯片的外部通用管脚之间设置一个由可编程电路实现的管脚重定义模块，所述管脚重定义模块根据预设的管脚重定义配置文件将所述内部功能接口映射到所述芯片通用管脚。
与现有技术相比较，本发明在芯片内集成了管脚重定义模块，该管脚重定义模块的电路可重复编程，根据所加载的配置文件的不同实现不同的芯片管脚重定义电路，芯片内的功能接口经过管脚重定义模块电路可任意地与芯片的各个通用管脚相连接，实现了各管脚的任意功能复用，不仅能满足典型的产品应用需求，也能满足复杂的特殊产品应用需求，拓宽了芯片的产品应用范围，有利于芯片的产品应用创新；芯片管脚的复用关系在芯片生产出来以后仍然可以任意修改，避免了现有技术芯片的管脚复用关系设计阶段规划不周全导致产品应用缺陷的风险；芯片管脚复用电路不固定，芯片管脚的功能不固定，能起到保护芯片的产品应用系统的作用。
附图说明
图1是本发明实施例一提供的芯片的结构示意图。
图2是图1中的管脚重定义模块的结构示意图。
图3是本发明实施例一提供的芯片的接口映射关系的示意图。
图4是本发明实施例二提供的芯片的结构示意图。
具体实施方式
以下结合具体实施例对本发明的实现进行详细描述。
实施例一
如图1所示，本实施例中，提供了一种芯片10，其包括多个内部功能接口101、多个芯片通用管脚102和管脚重定义模块103和非易失性存储器104。所述内部功能接口101为所述芯片的内部电路的输入输出信号的内部接口。所述芯片通用管脚102，用于提供所述芯片的内部电路的输入输出信号的外部接口。所述芯片通用管脚102的个数少于所述芯片内部功能接口101的个数。所述多个内部功能接口101通过所述管脚重定义模块103与所述多个芯片通用管脚102相连接。所述管脚重定义模块103由可编程电路实现，用于根据预设的管脚重定义配置文件将所述多个内部功能接口101映射到所述多个芯片通用管脚102。所述非易失性存储器104，用于存储预设的管脚重定义配置文件。
本发明实施例中，所述管脚重定义模块采用efpga（embeddedfieldprogrammablegatearray，嵌入式现场可编程门陈列）来实现。
如图2所示，所述管脚重定义模块103包括内部信号端口201（p1，p2,…pn）、重定义电路202和外部信号端口203（w1，w2,…wn），所述内部信号端口201与所述内部功能接口101相连，所述外部信号端口203与所述芯片通用管脚102相连，所述内部信号端口201被所述重定义电路202映射到所述外部信号端口203，从而实现将所述多个内部功能接口101映射到所述多个芯片通用管脚102。
所述内部信号端口201与所述外部信号端口203的映射关系由所述efpga的管脚重定义配置文件来决定，所述管脚重定义配置文件可以从所述非易失性存储器104中获取。
如图3所示，以3个输出功能的内部功能接口o1-o3、3个输入功能的内部功能接口i1-i3，4个芯片通用管脚p1-p4的芯片为例来进行说明，管脚重定义模块103实现了内部功能接口o2经通用管脚p1输出，内部功能接口o3经通用管脚p2输出，内部功能接口i1从通用管脚p3输入，内部功能接口i2从通用管脚p4输入，内部功能接口o1和i3未使用的管脚定义电路，该电路由管脚重定义配置文件描述。管脚重定义模块的电路来源于其配置文件，修改其配置文件可以实现内部功能接口o1、o2、o3经芯片通用管脚p1、p2、p3、p4其中的任一个管脚输出，也可以实现内部功能接口i1、i2、i3从芯片通用管脚p1、p2、p3、p4其中的任一个管脚输入。由此实现了芯片通用管脚功能的任意重定义，芯片的管脚复用可以是任意连接关系的。
实施例二
如图4所示，本实施例中，提供了一种芯片40，其包括多个内部功能接口401、多个芯片通用管脚402和管脚重定义模块403。所述内部功能接口401为所述芯片的内部电路的输入输出信号的内部接口。所述芯片通用管脚402，用于提供所述芯片的内部电路的输入输出信号的外部接口。所述多个内部功能接口401中的第一部分接口与所述多个芯片通用管脚402中的第一部分管脚一一对应连接，形成功能固定的管脚。所述多个内部功能接口401中的第二部分接口通过所述管脚重定义模块403与所述多个芯片通用管脚402中的第二部分管脚相连接。
所述管脚重定义模块403，由可编程电路实现，用于根据预设的管脚重定义配置文件将所述多个内部功能接口401中的第二部分接口映射到所述多个芯片通用管脚402中的第二部分管脚，从而使得所述多个芯片通用管脚402中的第二部分管脚的功能可以进行自定义。
所述管脚重定义模块403可采用efpga来实现，其内部连线的定义由预设的管脚重定义配置文件来决定，所述管脚重定义配置文件可以通过所述多个芯片通用管脚402中的第一部分管脚从外部获取。
需要说明的是，实施例二与实施例一基于同一发明构思，其采用的技术手段和带来的技术效果与实施例一基本相同，此处不再赘述。
实施例三
本实施例中，还提供一种芯片管脚复用方法，其包括，
在芯片的内部功能接口和芯片的外部通用管脚之间设置一个管脚重定义模块，所述管脚重定义模块根据预设的管脚重定义配置文件将所述内部功能接口映射到所述芯片通用管脚。所述管脚重定义模块采用可编程电路实现，优选的，采用efpga来实现。
综上所述，本发明在芯片内集成了管脚重定义模块，该管脚重定义模块的电路可重复编程，根据所加载的配置文件的不同实现不同的芯片管脚重定义电路，芯片内的功能接口经过管脚重定义模块电路可任意地与芯片的各个通用管脚相连接，实现了各管脚的任意功能复用，不仅能满足典型的产品应用需求，也能满足复杂的特殊产品应用需求，拓宽了芯片的产品应用范围，有利于芯片的产品应用创新；芯片管脚的复用关系在芯片生产出来以后仍然可以任意修改，避免了现有技术芯片的管脚复用关系设计阶段规划不周全导致产品应用缺陷的风险；芯片管脚复用电路不固定，芯片管脚的功能不固定，能起到保护芯片的产品应用系统的作用。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。