本实用新型涉及服务器时钟测试领域，尤其涉及一种CPU背板时钟测试装置。
背景技术：
时钟是广泛应用于服务器等电子产品的元器件，包括晶体振荡器和锁相环，主要用于系统收发数据的同步和锁存。时钟信号是时序逻辑的基础，决定逻辑单元中的状态何时更新，是有固定周期的信号量。在时钟的应用中，我们可以使用时钟来同步CPU的不同进程。CPU中的电路可分为时序电路和组合逻辑电路。其中，时序逻辑设备上需要使用时钟。基本上，时序逻辑设备只能通过上升沿或下降沿来改变周期输出。在信号完整性的理念中，时钟信号的质量将会对数字逻辑和数字的采集产生影响，所以对时钟信号的频率、占空比、抖动、上升时间、下降时间及单调性等参数的测试显得非常必要。
目前的服务器产品中，采用的设计架构都至少包含2颗CPU，主板的元器件及信号走线均比较密集，这样使得PCB占用的面积比较大，时钟信号的测试点的选择对测试结果的影响也比较大。依据信号测试的原则，测试点会选在信号的终端，用于评估进入芯片的时钟信号质量。对于CPU时钟信号来说，由于CPU散热片、CPU背板等结构因素，信号的测试点一般在CPU背板之下，使得探棒不能直接点测到测试点，造成信号测试的困难。如果将CPU背板拆掉，就造成时钟信号不能测试。
技术实现要素：
为了克服上述现有技术中的不足，本实用新型提供一种CPU背板时钟测试装置，其特征在于，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；
使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；
电源电路分别与使能电路、放大电路和时钟芯片U3连接；
使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；
时钟芯片U3用于接收使能信号，产生时钟信号；
放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。
优选的，使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；
CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。
优选的，CPLD模块U5为EPM7000系列CPLD。
优选的，放大电路包括：运算放大器U1、电阻R2、电阻R3和电容C1；
运算放大器U1的反相输入接口连接时钟芯片U3的时钟输出端口，正相输出接口通过电阻R2接地；
运算放大器U1的输出接口与时钟检测仪的输入端口连接，并通过电阻R3与运算放大器U1的正相输出接口连接；
运算放大器U1电源接口连接电源电路，并通过电容C1接地。
优选的，运算放大器采用TL061BI-FET单运算放大器。
优选的，电源电路包括：电源、电容C2、电源芯片U2和二极管D4；
电源与二极管D4正极连接，二极管D4负极分别连接电源芯片U2的输入接口和电容C2的一端，电容C2的另一端接地；
电源芯片的输出端口分别连接运算放大器U1的正相输出接口、CPLD模块U5、时钟芯片U3、电阻R1的第二端和运算放大器U1的电源接口。
从以上技术方案可以看出，本实用新型具有以下优点：
本实用新型使能电路与时钟芯片的使能端口连接，时钟芯片U3的时钟输出端口通过放大电路与时钟测试仪连接；电源电路分别与使能电路、放大电路和时钟芯片U3连接，提供电源和高电平信号；在CPLD中写入All Power on模式，即在CPU不在位的情况下，不需要系统时序逻辑，只用CPLD使时钟芯片控制端使能，即可使时钟芯片产生时钟信号给CPU端，本实用新型可以在不装CPU的情况下，对时钟信号测试点进行测试，方便测试。
附图说明
为了更清楚地说明本实用新型的技术方案，下面将对描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本实用新型连接关系示意图。
具体实施方式
本实用新型提供一种CPU背板时钟测试装置，如图1所示，包括：使能电路、放大电路、电源电路、时钟芯片U3以及时钟检测仪U4；
使能电路与时钟芯片U3使能端口连接，时钟芯片U3时钟输出端口与放大电路的时钟输入端连接，放大电路时钟输出端与时钟检测仪U4连接；
电源电路分别与使能电路、放大电路和时钟芯片U3连接；
使能电路用于产生使能信号，并将使能信号传输至时钟芯片U3；
时钟芯片U3用于接收使能信号，产生时钟信号；
放大电路用于放大时钟芯片U3的时钟信号，并将时钟信号传输至时钟检测仪U4进行时钟信号的检测。
为使得本实用新型的发明目的、特征、优点能够更加的明显和易懂，下面将运用具体的实施例及附图，对本实用新型保护的技术方案进行清楚、完整地描述，显然，下面所描述的实施例仅仅是本实用新型一部分实施例，而非全部的实施例。基于本专利中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本专利保护的范围。
实施例一，使能电路包括：
CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；
CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。CPLD模块U5为EPM7000系列CPLD。
在CPLD模块U5中写入All Power on模式，即在CPU不在位的情况下，不需要系统时序逻辑，CPLD模块U5为时钟芯片U3提供时能信号。
实施例二，与实施例一基本相同，不同之处在于：
放大电路包括：运算放大器U1、电阻R2、电阻R3和电容C1；
运算放大器U1的反相输入接口连接时钟芯片U3的时钟输出端口，正相输出接口通过电阻R2接地；
运算放大器U1的输出接口与时钟检测仪U4的输入端口连接，并通过电阻R3与运算放大器U1的正相输出接口连接；
运算放大器U1电源接口连接电源电路，并通过电容C1接地；
时钟芯片产生的时钟信号经过放大电路放大后进入时钟检测仪U4进行时钟信号的检测。
实施例三，与实施例一基本相同，不同之处在于：
电源电路包括：电源、电容C2、电源芯片U2和二极管D4；
电源与二极管D4正极连接，二极管D4负极分别连接电源芯片U2的输入接口和电容C2的一端，电容C2的另一端接地；
电源芯片的输出端口分别连接运算放大器U1的正相输出接口、CPLD模块U5、时钟芯片U3、电阻R1的第二端和运算放大器U1的电源接口。
电源经过电源芯片为电路元器件提供过压过流保护功能。
实施例四：
使能电路包括：CPLD模块U5、电阻R1、稳压二极管D1、稳压二极管D2、二极管D3和MOS管M；
CPLD模块U5分别与稳压管二极管D1的正极、MOS管M的栅极连接，稳压管二极管D1的负极与稳压二极管D2的负极连接，稳压二极管D2的正极接地；MOS管M的源极接地，MOS管M的漏极分别连接时钟芯片U3的使能接口和电阻R1的第一端，电阻R1的第二端连接电源电路。CPLD模块U5为EPM7000系列CPLD。
放大电路包括：运算放大器U1、电阻R2、电阻R3和电容C1；
运算放大器U1的反相输入接口连接时钟芯片U3的时钟输出端口，正相输出接口通过电阻R2接地；运算放大器采用TL061BI-FET单运算放大器；
运算放大器U1的输出接口与时钟检测仪的输入端口连接，并通过电阻R3与运算放大器U1的正相输出接口连接；
运算放大器U1电源接口连接电源电路，并通过电容C1接地。优选的，电源电路包括：电源、电容C2、电源芯片U2和二极管D4；
电源与二极管D4正极连接，二极管D4负极分别连接电源芯片U2的输入接口和电容C2的一端，电容C2的另一端接地；
电源芯片的输出端口分别连接运算放大器U1的正相输出接口、CPLD模块U5、时钟芯片U3、电阻R1的第二端和运算放大器U1的电源接口。
目前的高端服务器产品，系统采用外部时钟拓补结构，同时预留PCH的时钟源。例如，时钟芯片U3扩展两个时钟Buffer，将时钟信号提供给主板上的100M时钟设备。此时，测试点被CPU挡住，我们测试CPU时钟时需要在CPU不在位的情况下进行探棒点测。依据上述时钟架构，只需要在CPLD模块U5中写入All Power on模式，即在CPU不在位的情况下，不需要系统时序逻辑，只用CPLD模块U5使时钟芯片U3控制端使能，即可使时钟芯片产生100M时钟信号给CPU端，这样我们就可以在不装CPU的情况下，对时钟信号测试点进行测试。本实用新型中时钟芯片U3为CK420BQ型芯片。
由于CPU散热片、CPU背板等结构因素，使得探棒不能直接点测到测试点，造成CPU时钟信号测试困难的问题。本实用新型依据时钟芯片产生时钟的工作原理，在CPLD模块U5中写入All Power on模式，时钟芯片U3产生时钟信号，用于时钟信号测试。本实用新型可以在不装CPU的情况下，对时钟信号测试点进行测试，方便测试。
本实用新型的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”“第四”等（如果存在）是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本实用新型的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本实用新型。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本实用新型的精神或范围的情况下，在其它实施例中实现。因此，本实用新型将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。