技术总结
本实用新型提供一种CPU背板时钟测试装置，包括：时钟芯片、向时钟芯片传送使能信号的使能电路、放大电路、电源电路和时钟测试仪；使能电路与时钟芯片的使能端口连接，时钟芯片的时钟输出端口通过放大电路与时钟测试仪连接；电源电路分别与使能电路、放大电路和时钟芯片连接。在CPLD中写入All Power on模式，即在CPU不在位的情况下，不需要系统时序逻辑，只用CPLD使时钟芯片控制端使能，即可使时钟芯片产生时钟信号给CPU端，本实用新型可以在不装CPU的情况下，对时钟信号测试点进行测试，方便测试。
技术研发人员：任文书
受保护的技术使用者：郑州云海信息技术有限公司
技术研发日：2018.05.08
技术公布日：2018.11.06