存储设备的电源管理装置的制作方法

本申请涉及存储设备，更具体地，涉及存储设备的电源管理装置。

背景技术：

图1展示了固态存储设备的框图。固态存储设备102同主机相耦合，用于为主机提供存储能力。主机同固态存储设备102之间可通过多种方式相耦合，耦合方式包括但不限于通过例如SATA(Serial Advanced Technology Attachment，串行高级技术附件)、SCSI(Small Computer System Interface，小型计算机系统接口)、SAS(Serial Attached SCSI，串行连接SCSI)、IDE(Integrated Drive Electronics，集成驱动器电子)、USB(Universal Serial Bus，通用串行总线)、PCIE(Peripheral Component Interconnect Express,PCIe，高速外围组件互联)、NVMe(NVM Express，高速非易失存储)、以太网、光纤通道、无线通信网络等连接主机与固态存储设备102。主机可以是能够通过上述方式同存储设备相通信的信息处理设备，例如，个人计算机、平板电脑、服务器、便携式计算机、网络交换机、路由器、蜂窝电话、个人数字助理等。存储设备102包括接口103、控制部件104、一个或多个NVM芯片105以及DRAM(Dynamic Random Access Memory，动态随机访问存储器)110。

NAND闪存、相变存储器、FeRAM(Ferroelectric RAM，铁电存储器)、MRAM(Magnetic Random Access Memory，磁阻存储器)、RRAM(Resistive Random Access Memory，阻变存储器)等是常见的NVM。

接口103可适配于通过例如SATA、IDE、USB、PCIE、NVMe、SAS、以太网、光纤通道等方式与主机交换数据。

控制部件104用于控制在接口103、NVM芯片105以及DRAM 110之间的数据传输，还用于存储管理、主机逻辑地址到闪存物理地址映射、擦除均衡、坏块管理等。控制部件104可通过软件、硬件、固件或其组合的多种方式实现，例如，控制部件104可以是FPGA(Field-programmable gate array，现场可编程门阵列)、ASIC(Application Specific Integrated Circuit，应用专用集成电路)或者其组合的形式。控制部件104也可以包括处理器或者控制器，在处理器或控制器中执行软件来操纵控制部件104的硬件来处理IO(Input/Output)命令。控制部件104还可以耦合到DRAM 110，并可访问DRAM 110的数据。在DRAM可存储FTL表和/或缓存的IO命令的数据。

控制部件104包括闪存接口控制器(或称为介质接口控制器、闪存通道控制器)，闪存接口控制器耦合到NVM芯片105，并以遵循NVM芯片105的接口协议的方式向NVM芯片105发出命令，以操作NVM芯片105，并接收从NVM芯片105输出的命令执行结果。已知的NVM芯片接口协议包括“Toggle”、“ONFI”等。

存储设备还包括电源管理装置，用于为存储设备的各个部件提供电力。在中国专利申请201210258780.0与201510347811.3中展示了存储设备的供电电路，作为电源管理装置的例子。图2展示了作为集成电路的电源管理装置。图2展示的电源管理集成电路的Vin引脚接收外部供电，并通过SW引脚提供例如3.3V的电力，通过FB引脚接收对供电电压的反馈信号，以自适应地调节SW引脚的输出电压使输出电压稳定在指定值(例如，3.3V)，图2展示的电源管理集成的电路的PG信号指示当前供电是否正常。

图3展示了另一种电源管理集成电路。图3展示的电源集成电路的Vin引脚接收外部供电，包括多路电源输出(Vout1与Vout2)。以一路电源输出Vout1为例，电源管理集成电路的LX1引脚提供电力，而通过FB1引脚接收对LX1引脚提供的供电电压的反馈信号，以自适应地调节LX1引脚的输出电压。图3展示的电源管理集成电路还包括控制器(未示出)，控制器可被编程来执行多种程序，以控制GPIO引脚(通用输入输出引脚)，以及控制各路电源输出的开启/切断及其时机。图3展示的电源管理集成电路还包括一个或多个数字模拟转换器/模拟数字转换器，控制器通过模拟数字转换器/数字模拟转换器采集或监控外部信号，例如，采集Vin引脚上的电压/电流值，以计算功率，或者采集环境温度等。控制器还通过串口(UART)、I2C等接口同外部设备通信。

技术实现要素：

电源管理装置需要随着存储设备的改进而持续发展，以提供更可靠的供电、更高的电源效率与更丰富的功能。

根据本申请的第一方面，提供了根据本申请第一方面的第一存储设备，包括：控制部件、NVM芯片、接口以及电源管理部件；电源管理部件从接口获得第一电力输入，并通过第一供电通道向控制部件提供电力，以及通过第二供电通道向NVM芯片提供电力；所述存储设备还包括电压反馈电路；电压反馈电路接收控制部件提供的自适应电压调节信号，并向第一供电通道提供电压反馈信号；电源管理部件根据第一供电通道接收的电压反馈信号，调节第一供电通道提供的电力的电压。

根据本申请第一方面的第一存储设备，提供了根据本申请第一方面的第二存储设备，其中所述自适应电压调节信号指示控制部件支持自适应电压调节功能时，所述电源管理部件降低通过第一供电通道向控制部件提供的电力的电压；以及所述自适应电压调节信号指示控制部件不支持自适应电压调节功能时，所述电源管理部件不降低通过第一供电通道向控制部件提供的电力的电压。

根据本申请第一方面的第一或第二存储设备，提供了根据本申请第一方面的第三存储设备，其中所述电源管理部件通过第三通道向所述NVM芯片的IO接口与所述控制部件的IO接口提供电力。

根据本申请第一方面的第至第三存储设备之一，提供了根据本申请第一方面的第四存储设备，还包括DRAM部件；所述电源管理部件通过第四供电通道向所述DRAM部件提供电力。

根据本申请第一方面的第四存储设备，提供了根据本申请第一方面的第五存储设备，其中所述电源管理部件通过第五供电通道向所述DRAM部件的IO接口与所述控制部件的耦合到所述DRAM部件的IO接口提供电力。

根据本申请第一方面的第一至第五存储设备之一，提供了根据本申请第一方面的第六存储设备，还包括备用电源；所述电源管理部件通过第六供电通道向所述备用电源提供用于充电的电力。

根据本申请第一方面的第一至第六存储设备之一，提供了根据本申请第一方面的第七存储设备，还包括电压转换电路，所述电压转换电路将第一电力输入变换为第二电力输出，电源管理部件获得第一电力输入与第二电力输出。

根据本申请第一方面的第一至第六存储设备之一，提供了根据本申请第一方面的第八存储设备，其中电源管理部件从接口还获得第二电力输入。

根据本申请第一方面的第一至第八存储设备之一，提供了根据本申请第一方面的第九存储设备，其中所述自适应电压调节信号指示控制部件支持自适应电压调节功能时，电压反馈电路向电源管理部件输出具有第一电压反馈信号；所述自适应电压调节信号指示控制部件不支持自适应电压调节功能时，电压反馈电路向电源管理部件输出具有第二电压反馈信号；以及其中第一电压反馈信号的电压低于第二电压反馈信号。

根据本申请第一方面的第九存储设备，提供了根据本申请第一方面的第十存储设备，其中电压反馈电路包括串联的第一电阻与第二电阻，串联的第一电阻与第二电阻被施加第一供电通道的输出的电压；串联的第一电阻与第二电阻的连接点向所述电源管理部件提供电压反馈信号，还向串联的开关与第三电阻提供电压。

根据本申请第一方面的第十存储设备，提供了根据本申请第一方面的第十一存储设备，其中串联的开关与第三电阻同所述第二电阻并联。

根据本申请第一方面的第一至第十一存储设备之一，提供了根据本申请第一方面的第十二存储设备，其中电源管理部件响应于存储设备的接口提供了第一电力输入，首先向控制部件提供有效的复位信号，再按顺序向控制部件、NVM芯片供电后，随后向控制部件提供无效的复位信号。

根据本申请第一方面的第十二存储设备，提供了根据本申请第一方面的第十三存储设备，其中电源管理部件向控制部件供电前，还向备用电源供电。

根据本申请第一方面的第一至第十三存储设备之一，提供了根据本申请第一方面的第十四存储设备，其中电源管理部件响应于存储设备的接口提供的第一电力输入消失，向控制部件提供有效的中断信号。

根据本申请的第二方面，提供了根据本申请第二方面的第一存储设备，包括：控制部件、NVM芯片、接口以及电源管理部件；电源管理部件从存储接口获得第一电力输入，并通过第一供电通道向控制部件提供电力，以及通过第二供电通道向NVM芯片提供电力；所述电源管理部件还向所述控制部件提供复位信号以及一个或多个中断信号；所述电源管理部件的第一通信接口还耦合到所述控制部件的通信接口。

根据本申请第二方面的第一存储设备，提供了根据本申请第二方面的第二存储设备，还包括调试接口连接器；所述电源管理部件向所述控制部件提供的复位信号以及一个或多个中断信号，还被连接到所述调试接口连接器；所述电源管理部件的所述第一通信接口也耦合到所述调试接口连接器。

根据本申请第二方面的第二存储设备，提供了根据本申请第二方面的第三存储设备，其中当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备获取所述电源管理部件的提供的复位信号以及一个或多个中断信号，以及所述调试设备的通信接口还耦合到所述电源管理部件的通信接口。

根据本申请第二方面的第二或第三存储设备，提供了根据本申请第二方面的第四存储设备，其中

所述电源管理部件的通信接口通过开关耦合到所述控制部件的通信接口；所述开关的控制端耦合到所述调试接口连接器；当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备通过所述调试接口连接器耦合到所述开关的控制端，以断开所述电源管理部件的通信接口到所述控制部件的通信接口的耦合。

根据本申请第二方面的第一至第四存储设备之一，提供了根据本申请第二方面的第五存储设备，其中所述控制部件提供的自适应电压调节信号耦合到所述调试接口连接器。

根据本申请第二方面的第五存储设备，提供了根据本申请第二方面的第六存储设备，其中当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备获取所述控制部件的提供的自适应电压调节信号。

根据本申请第二方面的第一至第六存储设备之一，提供了根据本申请第二方面的第七存储设备，其中所述控制部件的第二通信接口耦合到所述调试接口连接器；当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备的第二通信接口同所述控制部件的第二通信接口通信。

根据本申请第二方面的第一存储设备，提供了根据本申请第二方面的第八存储设备，还包括调试设备；所述电源管理部件向所述控制部件提供的复位信号以及一个或多个中断信号，还被连接到所述调试设备；所述电源管理部件的所述通信接口也耦合到所述调试设备。

根据本申请第二方面的第八存储设备，提供了根据本申请第二方面的第九存储设备，其中所述电源管理部件的通信接口通过开关耦合到所述控制部件的通信接口；所述开关的控制端耦合到所述调试设备；所述调试设备控制所述开关断开所述电源管理部件的通信接口到所述控制部件的通信接口的耦合。

根据本申请第二方面的第八或第九存储设备，提供了根据本申请第二方面的第十存储设备，其中所述控制部件提供的自适应电压调节信号耦合到所述调试设备。

根据本申请第二方面的第八至第十存储设备之一，提供了根据本申请第二方面的第十一存储设备，还包括调试接口连接器；所述调试设备的第二通信接口耦合到所述调试接口连接器；以及所述控制部件的第二通信接口耦合到所述存储接口。

根据本申请第二方面的第一至第十一存储设备之一，提供了根据本申请第二方面的第十二存储设备，其中所述存储接口还包括用于SMBUS的引脚；所述用于SMBUS的引脚耦合到所述电源管理部件的第二通信接口；所述电源管理部件通过第二通信接口响应对所述存储设备的SMBUS访问请求。

根据本申请第二方面的第十二存储设备，提供了根据本申请第二方面的第十三存储设备，还包括调试设备；其中所述电源管理部件通过其第一通信接口从所述控制部件获取第一信息；所述电源管理部件响应对所述存储设备的SMBUS访问请求，通过第二通信接口提供所述的第一信息。

根据本申请第二方面的第十二或十三存储设备，提供了根据本申请第二方面的第十四存储设备，还包括调试设备；还包括第二非易失存储器；所述第二非易失存储器耦合到所述用于SMB的引脚，所述第二非易失存储器也响应对所述存储设备的SMBUS访问请求。

根据本申请第二方面的第十三或十四存储设备，提供了根据本申请第二方面的第十五存储设备，所述控制部件的第三通信接口耦合到所述用于SMB的引脚，所述控制部件通过第三通信接口也响应对所述存储设备的SMBUS访问请求。

根据本申请的第三方面，提供了根据本申请第三方面的第一存储设备，包括：控制部件、NVM芯片、接口以及电源管理部件；电源管理部件从接口获得第一电力输入，并通过第一供电通道向控制部件提供电力，以及通过第二供电通道向NVM芯片提供电力。

根据本申请第三方面的第一存储设备，提供了根据本申请第三方面的第二存储设备，还包括电压反馈电路；电压反馈电路接收控制部件提供的自适应电压调节信号，并向第一供电通道提供电压反馈信号；电源管理部件根据第一供电通道接收的电压反馈信号，调节第一供电通道提供的电力的电压。

根据本申请第三方面的第二存储设备，提供了根据本申请第三方面的第三存储设备，其中所述自适应电压调节信号指示控制部件支持自适应电压调节功能时，所述电源管理部件降低通过第一供电通道向控制部件提供的电力的电压；以及所述自适应电压调节信号指示控制部件不支持自适应电压调节功能时，所述电源管理部件不降低通过第一供电通道向控制部件提供的电力的电压。

根据本申请第三方面的第一至第三存储设备之一，提供了根据本申请第三方面的第四存储设备，其中所述电源管理部件通过第三通道向所述NVM芯片的IO接口与所述控制部件的IO接口提供电力。

根据本申请第三方面的第一至第四存储设备之一，提供了根据本申请第三方面的第五存储设备，还包括DRAM部件；所述电源管理部件通过第四供电通道向所述DRAM部件提供电力。

根据本申请第三方面的第五存储设备，提供了根据本申请第三方面的第六存储设备，其中所述电源管理部件通过第五供电通道向所述DRAM部件的IO接口与所述控制部件的耦合到所述DRAM部件的IO接口提供电力。

根据本申请第三方面的第一至第六存储设备之一，提供了根据本申请第三方面的第七存储设备，还包括备用电源；所述电源管理部件通过第六供电通道向所述备用电源提供用于充电的电力。

根据本申请第三方面的第一至第七存储设备之一，提供了根据本申请第三方面的第八存储设备，还包括电压转换电路，所述电压转换电路将第一电力输入变换为第二电力输出，电源管理部件获得第一电力输入与第二电力输出。

根据本申请第三方面的第一至第七存储设备之一，提供了根据本申请第三方面的第九存储设备，其中电源管理部件从接口还获得第二电力输入。

根据本申请第三方面的第二存储设备，提供了根据本申请第三方面的第十存储设备，其中所述自适应电压调节信号指示控制部件支持自适应电压调节功能时，电压反馈电路向电源管理部件输出具有第一电压反馈信号；所述自适应电压调节信号指示控制部件不支持自适应电压调节功能时，电压反馈电路向电源管理部件输出具有第二电压反馈信号；以及其中第一电压反馈信号的电压低于第二电压反馈信号。

根据本申请第三方面的第十存储设备，提供了根据本申请第三方面的第十一存储设备，其中电压反馈电路包括串联的第一电阻与第二电阻，串联的第一电阻与第二电阻被施加第一供电通道的输出的电压；串联的第一电阻与第二电阻的连接点向所述电源管理部件提供电压反馈信号，还向串联的开关与第三电阻提供电压。

根据本申请第三方面的第十一存储设备，提供了根据本申请第三方面的第十二存储设备，其中串联的开关与第三电阻同所述第二电阻并联。

根据本申请第三方面的第一至第十二存储设备之一，提供了根据本申请第三方面的第十三存储设备，其中电源管理部件响应于存储设备的接口提供了第一电力输入，首先向控制部件提供有效的复位信号，再按顺序向控制部件、NVM芯片供电后，随后向控制部件提供无效的复位信号。

根据本申请第三方面的第十三存储设备，提供了根据本申请第三方面的第十四存储设备，其中电源管理部件向控制部件供电前，还向备用电源供电。

根据本申请第三方面的第一至第十四存储设备之一，提供了根据本申请第三方面的第十五存储设备，其中电源管理部件响应于存储设备的接口提供的第一电力输入消失，向控制部件提供有效的中断信号。

根据本申请第三方面的第一至第十五存储设备之一，提供了根据本申请第三方面的第十六存储设备，其中所述电源管理部件还向所述控制部件提供复位信号以及一个或多个中断信号；所述电源管理部件的第一通信接口还耦合到所述控制部件的通信接口。

根据本申请第三方面的第十六存储设备，提供了根据本申请第三方面的第十七存储设备，还包括调试接口连接器；所述电源管理部件向所述控制部件提供的复位信号以及一个或多个中断信号，还被连接到所述调试接口连接器；所述电源管理部件的所述第一通信接口也耦合到所述调试接口连接器。

根据本申请第三方面的第十七存储设备，提供了根据本申请第三方面的第十八存储设备，其中当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备获取所述电源管理部件的提供的复位信号以及一个或多个中断信号，以及所述调试设备的通信接口还耦合到所述电源管理部件的通信接口。

根据本申请第三方面的第十七或第十八存储设备，提供了根据本申请第三方面的第十九存储设备，其中所述电源管理部件的通信接口通过开关耦合到所述控制部件的通信接口；所述开关的控制端耦合到所述调试接口连接器；当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备通过所述调试接口连接器耦合到所述开关的控制端，以断开所述电源管理部件的通信接口到所述控制部件的通信接口的耦合。

根据本申请第三方面的第十六至第十九存储设备之一，提供了根据本申请第三方面的第二十存储设备，其中所述控制部件提供的自适应电压调节信号耦合到所述调试接口连接器。

根据本申请第三方面的第二十存储设备，提供了根据本申请第三方面的第二十一存储设备，其中当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备获取所述控制部件的提供的自适应电压调节信号。

根据本申请第三方面的第十六至第二十一存储设备之一，提供了根据本申请第三方面的第二十二存储设备，其中所述控制部件的第二通信接口耦合到所述调试接口连接器；当所述存储设备的调试接口连接器耦合调试设备后，所述调试设备的第二通信接口同所述控制部件的第二通信接口通信。

根据本申请第三方面的第十六存储设备，提供了根据本申请第三方面的第二十三存储设备，还包括调试设备；所述电源管理部件向所述控制部件提供的复位信号以及一个或多个中断信号，还被连接到所述调试设备；所述电源管理部件的所述通信接口也耦合到所述调试设备。

根据本申请第三方面的第二十三存储设备，提供了根据本申请第三方面的第二十四存储设备，其中所述电源管理部件的通信接口通过开关耦合到所述控制部件的通信接口；所述开关的控制端耦合到所述调试设备；所述调试设备控制所述开关断开所述电源管理部件的通信接口到所述控制部件的通信接口的耦合。

根据本申请第三方面的第二十三或二十四存储设备，提供了根据本申请第三方面的第二十五存储设备，其中所述控制部件提供的自适应电压调节信号耦合到所述调试设备。

根据本申请第三方面的第二十二至第二十五存储设备之一，提供了根据本申请第三方面的第二十六存储设备，还包括调试接口连接器；所述调试设备的第二通信接口耦合到所述调试接口连接器；以及所述控制部件的第二通信接口耦合到所述存储接口。

根据本申请第三方面的第一至第二十六存储设备之一，提供了根据本申请第三方面的第二十七存储设备，其中所述存储接口还包括用于SMBUS的引脚；所述用于SMBUS的引脚耦合到所述电源管理部件的第二通信接口；所述电源管理部件通过第二通信接口响应对所述存储设备的SMBUS访问请求。

根据本申请第三方面的第二十七存储设备，提供了根据本申请第三方面的第二十八存储设备，其中所述电源管理部件通过其第一通信接口从所述控制部件获取第一信息；所述电源管理部件响应对所述存储设备的SMBUS访问请求，通过第二通信接口提供所述的第一信息。

根据本申请第三方面的第二十七或二十八存储设备，提供了根据本申请第三方面的第二十九存储设备，还包括第二非易失存储器；所述第二非易失存储器耦合到所述用于SMB的引脚，所述第二非易失存储器也响应对所述存储设备的SMBUS访问请求。

根据本申请第三方面的第二十七至第二十九存储设备之一，提供了根据本申请第三方面的第三式存储设备，所述控制部件的第三通信接口耦合到所述用于SMB的引脚，所述控制部件通过第三通信接口也响应对所述存储设备的SMBUS访问请求。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。

图1为本申请提供的现有技术中固态存储设备的示意图；

图2展示了作为集成电路的电源管理装置；

图3展示了另一种电源管理集成电路；

图4展示了根据本申请实施例的存储设备的示意图；

图5展示了根据本申请又一实施例的存储设备的示意图；

图6A展示了根据本申请实施例电源管理集成电路提供的上电序列；

图6B展示了根据本申请实施例电源管理集成电路提供的下电序列；

图7展示了根据本申请另一实施例的存储设备的示意图；

图8展示了根据本申请再一实施例的存储设备的示意图；以及

图9展示了根据本申请依然又一实施例的存储设备的示意图。

具体实施方式

下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

图4展示了根据本申请实施例的存储设备的示意图。在存储设备中布置电源管理集成电路410。电源管理集成电路10用于为存储设备的各个部件(控制部件104、一个或多个NVM芯片105、一个或多个DRAM 110等，也参看图1)提供电力。

电源管理集成电路410包括多个电源输入引脚(Vin1与Vin2)，与多个输出电力的供电通道(CH1、CH2、……CH6)。作为举例，电源输入引脚(Vin2)耦合到接口103，从而获取从接口103为存储设备提供的电力。在图3的例子中，从接口103提供的电力是12V。从接口103提供的电力通过开源420耦合到电源输入引脚Vin。电源管理集成电路410的Vin2_EN引脚连接到开关420的控制端，以控制开关420的断开或导通。可选地，还将接口103提供的电力通过变压电路产生其他电压值的电力并耦合到电源输入引脚Vin2。依然可选地，接口103提供两路或更多路电力，分别耦合到电源管理集成电路的各电源输入引脚。依然作为举例，在存储设备采用U.2标准的接口103时，电源管理集成电路410从接口103获取单一的12V电力；在存储设备采用M.2标准的接口103时，电源管理集成电路410从接口103获取单一的3.3V电力。

存储设备的各部件(控制部件104、NVM芯片105、DRAM 110等)各自需要一个或多个电力供应。NVM芯片105需要被提供用于存储单元阵列的电力(记为V1)，用于IO接口的电力(记为Vp)，以及可选地附加电力(记为Vpp)。DRAM 110需要被提供用于存储单元阵列的电力(记为V1)，用于IO接口的电力(记为Vp)，以及可选地附加电力(记为Vpp)。控制部件104需要被提供用于核心电路的电力(记为VDD)，用于耦合NVM芯片105的IO接口的电力，以及用于耦合DRAM 110的IO接口的电力，以及可选地用于其GPIO引脚的电力。

电源管理集成电路410的各供电通道被例如通过编程来设置输出电压的规格，并耦合到各自的部件的电力供应引脚。参看图4，电源管理集成电路410的供电通道CH1用于为控制部件104提供用于核心电路的电力(VDD)。供电通道CH2用于为DRAM 110的IO接口提供电力，供电通道CH2也用于为控制部件104的耦合到DRAM 110的IO接口提供电力，从而使得DRAM 110的IO接口与控制部件104的耦合到DRAM 110的IO接口使用相同规格的电力。供电通道CH4用于为一个或多个NVM芯片105的IO接口提供电力，供电通道CH4也用于为控制部件104的耦合到NVM芯片105的IO接口提供电力，从而使得NVM芯片105的IO接口与控制部件104的耦合到NVM芯片105的IO接口使用相同规格的电力。供电通道CH3用于为控制部件提供用于其GPIO引脚的电力。供电通道CH5用于为DRAM 110提供用于核心电路的电力。供电通道CH6用于为NVM芯片105提供用于核心电路的电力。可选地，电源管理集成电路410还包括附加的供电通道，用于为例如存储设备的备用电源的充电提供电力。可以理解地，电源管理电路410的各供电通道与存储设备的各部件的耦合方式可以改变，例如用供电通道CH1用于为控制部件提供用于其GPIO引脚的电力，而用供电通道CH2用于为控制部件104提供用于核心电路的电力(VDD)。

电源管理集成电路410还包括控制器(未示出)。控制器运行程序，并可被编程。

电源管理集成电路410还包括耦合到例如控制部件104的I2C接口、串口以及一个或多个GPIO引脚(INT0、INT1、Reset)。控制部件104通过例如I2C接口配置电源管理集成电路410。电源管理集成电路的控制器从I2C接口获取控制部件104提供的配置信息，并设置各供电通道的输出电力规格(电压值和/或电流值等)，以及控制各供电通道的开启/切断及其时机。电源管理集成电路410还通过GPIO接口向控制部件104提供复位信号与一个或多个中断信号，以向控制部件104指示电源的状态。例如，电源管理集成电路104在从接口103获取电力后，在满足指定的条件后(例如电力稳定指定时间，通过各供电通道向存储设备的各部件提供电力指定时间)，通过Reset引脚向控制部件104提供有效信号，以指示控制部件104复位。可选地，电源管理集成电路104在识别出来自接口103的电力供给中断后，在满足指定的条件后(例如，电力中断指定的时间，或者备用电源的输出电压下降到指定水平之下)，通过INT0/INT1引脚向控制部件104提供指定信号，以向控制部件104指示电源出现的事件。

可选地，电源管理集成电路410还包括一个或多个数字模拟转换器/模拟数字转换器，控制器通过模拟数字转换器/数字模拟转换器采集或监控外部信号，例如，采集Vin引脚上的电压/电流值，以计算功率，或者采集环境温度等。

图5展示了根据本申请又一实施例的存储设备的示意图。根据图5的实施例的电源管理集成电路410还识别控制部件104是否支持AVS(自适应电压调节，Adaptive Voltage Scaling)而调整提供给控制部件104的电力。

参看图5，电源管理集成电路410的供电通道CH1被用于向控制部件104提供用于其核心电路的电力(VDD)。可选地，供电通道CH1的引脚CH1 SW耦合到电感510，电感510的另一端作为供电通道CH1的输出端耦合到控制部件的电力输入端。电感510用于保护供电通道引脚CH1 SW，避免其上出现过大的变化电流。供电通道CH1的输出端(记为Vout)还通过串联的电阻520与电阻522耦合到地。串联的电阻520与电阻522彼此连接的点耦合到供电通道CH1的引脚CH1 FB以向供电通道CH1提供电压反馈。串联的电阻520与电阻522彼此连接的点还通过串联的电阻524与开关530耦合到地。在开关530闭合时，电阻524与电阻522是并联的，电阻524与电阻522并联后再同电阻520串联。在开关530断开时，电阻524被从电路中断开，仅电路522与电阻520被接入电路。支持AVS的控制部件104提供AVE_EN信号，将该AVS_EN信号耦合到开关530的控制端，从而在AVS_EN信号有效时，开关530闭合，而AVS_EN信号无效或不存在时，开关530断开。电阻520、电阻522、电阻524以及开关530构成电压反馈电路用于向电源管理集成电路410提供电压反馈信号。

支持AVS功能的控制部件104同不支持AVS功能的控制部件相比，可以接受更低的供电电压，从而降低功耗。作为一个例子，若控制部件104支持AVS功能，在收到复位信号(RESET)后，控制部件104先输出低电平的AVS_EN信号，再输出高电平的AVS_EN信号。响应于AVS_EN信号是低电平，开关530断开，串联的电阻520与电阻522彼此连接的点具有电压值V1，作为反馈信号提供给引脚CH 1 FB，电源管理集成电路410根据引脚CH 1 FB的反馈电压值V1，而将引脚CH 1 SW的输出电压稳定在Vo1。响应于AVS_EN信号是高电平，开关530闭合，串联的电阻520与电阻522彼此连接的点具有电压值V2，电压值V2相对于电压值V1有下降的趋势。作为反馈信号提供给引脚CH 1 FB，电源管理集成电路410根据引脚CH 1 FB的反馈电压值V2，而将引脚CH 1 SW的输出电压稳定在Vo2，其中输出电压Vo2小于输出电压Vo1。若同电源管理集成电路410耦合的控制部件104不支持AVS功能，提供给开关530的AVS_EN信号始终保持低电平，并使开关530保持断开，进而引脚CH1 SW的输出电压稳定在Vo1，而不会改变为Vo1。从而用根据图5的实施例的电路，既可用于支持AVS功能的控制部件104，也可用于不支持AVS功能的控制部件104，使得存储设备在制造过程中无须根据控制部件104是否支持AVS功能而采用不同的电路设计，节约了设计与生产成本。

在又一个例子中，控制部件104在支持AVS功能时，输出高电平的AVS_EN信号(而非先低电平后高电平的变化信号)，在不支持AV是功能时，输出低电平的AVS_EN信号。这样的控制部件104也适用于图5所展示的电路。

在再一个例子中，控制部件104输出的AVS_EN信号不依赖于复位信号(Reset)。这样的控制部件104也适用于图5所展示的电路。

在根据本申请的又一实施方式中，控制部件104提供的AVS_EN信号被耦合到电源管理集成电路410的GIPO引脚之一。电源管理集成电路410的控制器采集耦合到AVS_EN信号的GPIO引脚的电平来识别控制部件104是否支持AVS功能，并在控制部件104不支持AVS功能时，在供电通道CH1上输出相对较高的电压，在控制部件104支持AVS功能时，在供电通道CH1上暑促相对较低的电压。

图6A展示了根据本申请实施例电源管理集成电路提供的上电序列。

响应于上电(电源管理集成电路410的电源输入引脚Vin接收到电力)，按照图6A所展示的上电序列，电源管理集成电路410的各供电通道按时序向外提供电力，GPIO引脚按时序向外提供指定信号。参看图6A，在时间1，电源输入引脚Vin1接收到12V的电力，同时电源管理集成电路104将引脚INT0(GPIO)设置为指定电平(图6A中为高电平)，以向控制部件104指示电力供给正常(虽然此时控制部件104尚未启动，但这样设置避免了随后控制部件104启动后认为电力供给处于异常状态)，以及电源管理集成电路410还将引脚Reset(GPIO)设置为指定电平(图6A中为低电平)，以向控制部件104指示复位信号。可选地，在随后的时间2，电源输入引脚Vin2接收到5V的电力。接下来，电源管理集成电路410根据优选的时序，开启各个供电通道的供电。在随后的时间3，首先开启向备用电源充电的供电通道(参看图5，CH7)。向备用电源充电将消耗较大的功率，单独开启供电通道CH 7，避免短时间内过大的功率变化对存储设备所耦合的主机带来不利影响。随后在时间4开启对控制部件104的核心电路的供电(开启供电通道CH1)。控制部件104需要一定时间来进行自身的初始化，提早向控制部件104供电，以缩短存储设备的启动时间。接下来在时间5，开启对控制部件104的GPIO引脚的供电。以使得控制部件104得以操作一些外围部件。接下来在时间6对DRAM 110与NVM芯片105的存储单元阵列供电(CH5与CH6)，以及在随后的时间7，对DRAM 110与NVM下芯片105的IO接口供电(CH 2与CH 4)，以及对控制部件104的耦合到NVM芯片105/DRAM 110的IO接口供电(CH2与CH4)，至此DRAM 110与NVM芯片105可以工作，控制部件104可以访问DRAM 110与NVM芯片105。在随后的时间8，电源管理集成电路410向控制部件104提供撤销的复位信号，使得控制部件104开始例如加载NVM芯片105中存储的固件。此时，电源管理集成电路410已开始向存储设备的所有主要部件供电，各主要部件可以正常工作。

可选地，电源管理集成电路410采用不同的上电序列为存储设备的各部件供电，以确保上电过程功率需求的平稳，以及在各部件启动或需要被使用时，已经被提供了足够的电力。

图6B展示了根据本申请实施例电源管理集成电路提供的下电序列。图6还展示了电源管理集成电路410提供的下电序列。在存储设备下电时，需要执行一系列操作以关闭存储设备的各部分，并保存必要的信息。

参看图6B，在时间1，存储设备所耦合的主机停止对电源输入引脚Vin1提供12V的电力。作为举例，电源管理集成电路104依据电源输入引脚Vin1的电压大小来识别主机提供的12V电力是否储存在。响应于识别出主机停止提供12V的电力，电源管理集成电路104通过INT0(GPIO)引脚向控制部件104指示主机供电异常信号。随后，电源管理集成电路104保持向存储设备的各主要部件供电一段时间，以等待控制部件保存必要的信息并为掉电做准备。例如，这段时间由存储设备的备用电源维持电力供给。可选地，这段时间利用主机提供的5V电源来维持电力供给。

随后在时间2，电源管理集成电路410切断向备用电源的充电的供电通道(CH7)，以避免因备用电源的电能下降而吸收掉电源管理电路410可提供的剩余的电能。

随后在时间3，电源管理集成电路410切断向控制部件104的GPIO引脚供电的供电通道(CH3)，至此，控制部件104无法再使用GPIO。

随后在时间4，切断对NVM芯片105的存储单元阵列与IO接口供电的供电通道(CH4与CH6)，至此，控制部件104无法再访问NVM芯片105。

随后在时间5，切断对DRAM的存储单元阵列与IO接口供电的供电通道(CH2与CH5)，以及切断对控制部件104的核心电路供电的供电通通道(CH1)，至此，控制部件104与DRAM 110都不再工作。

随后在时间6，主机提供的5V电力消失，电源管理集成电路410也不再保证GPIO引脚提供的复位信号无效。

通过图6B所展示的下电序列，存储设备在下电过程中，逐步切断一个或多个供电通道，减少电力的消耗，将剩余电能用于确保控制部件104执行完下电所需的必要操作。

图7展示了根据本申请另一实施例的存储设备的示意图。根据图7的实施例，为存储设备提供了调试电源管理集成电路410的能力。由于电源管理集成电路410包括控制器以及在控制器中运行的程序，在程序过程中需要对其进行有效调试，以及在存储设备运行过程中也需要对电源管理集成电路410与控制部件104的协同进行调试，以确保各部件运行正常。

参看图7，存储设备还包括调试接口710。作为举例，调试接口710包括一个或多个用于调试的引脚。在一个例子中，调试接口710被集成到接口103，通过连接存储设备的接口103，来连接调试引脚。在图7所示的例子中，调试接口710独立于接口103。通过将调试设备附加地连接到调试接口710来对存储设备进行调试。以及由于调试设备在存储设备外部，而不属于存储设备的一部分，也降低了存储设备的制造成本。调试设备包括例如微控制器(MCU)。

电源管理集成电路410提供给控制部件104的I2C接口，以及一个或多个GPIO引脚(INT0、INT1与Reset)被耦合到调试接口710。在存储设备的调试接口710未被连接到调试设备时，电源管理集成电路410的I2C以及一个或多个GPIO引脚(INT0、INT1与Reset)仅感知控制部件104的存在，并同控制部件104通信，从而未连接调试设备的存储设备得以正常工作。而当存储设备的调试接口710连接到调试设备时，调试设备通过调试接口710向电源管理集成电路410的I2C接口提供信息，以及调试设备获取一个或多个GPIO引脚(INT0、INT1与Reset)的输入，从而实现对电源管理集成电路410与存储设备的调试。

继续参看图7，控制部件104的I2C接口通过开关720耦合到电源管理集成电路410的I2C接口。在通常情况下，开关720导通，从而控制部件104得以通过I2C接口向电源管理集成电路410提供信息。开关的控制端也耦合到调试接口710，在调试设备通过调试接口耦合到开关720的控制端，从而调试设备通过例如GPIO引脚(Debug_EN)来断开开关720，并且调试设备的I2C接口通过调试接口720耦合到电源管理集成电路410的I2C接口，从而调试设备得以通过I2C接口向电源管理集成电路410交换信息。调试设备的GPIO引脚还通过调试接口720分别耦合到电源管理集成电路410的GPIO(INT0、INT1与Reset)，以使得调试设备能够获取电源管理集成电路41产生的关键信号(INT0、INT1与Reset)的值与这些时间产生的时间。

可选地，调试设备通过例如GPIO引脚(Debug_EN)来闭合开关720，从而允许在调试过程中，由控制部件104来通过I2C接口向电源管理集成电路410提供信息。调试设备还获取控制部件104来通过I2C接口提供的信息以识别控制部件104的行为是否符合预期，以及电源管理集成电路410的行为是否符合预期。

可选地，控制部件104的一个或多个GPIO引脚(AVS_EN，GPIO等)也被耦合到调试接口710。调试设备通过调试接口710耦合控制部件104的这些GPIO引脚以同控制部件104交换信息。例如，调试设备通过调试接口710获得控制部件104输出的AVS_EN信号，并通过电源管理集成电路410的I2C接口获得供电通道CH1输出的电压，以识别电源管理集成电路410是否正确响应了控制部件104提供的AVS信号。

依然可选地，调试设备还通过调试接口710获得电源管理集成电路410的输入引脚Vin接收主机提供的电力的时间，并获取电源管理集成电路410随后通过GPIO引脚(INT0、INT1与Reset)输出的信号，以及各个供电通道向存储设备的各部件提供电力的时机与电压值，从而识别电源管理集成电路410的工作是否符合预期。

可选地，调试设备还包括诸如UART接口、JTAG接口等其他接口，这些其他接口通过调试接口710耦合到控制部件104，以同控制部件104通信，例如，获得控制部件104在这些接口上输出的信息，和/或通过这些接口向控制部件104提供调试命令。

调试设备在调试电源管理集成电路104的上电序列与下电序列过程中特别有用。为了便于调试，电源管理集成电路410采集其各电源输入引脚与各供电通道的电源输出引脚的电压/电流值，以及例如电源输入接口被提供稳定电力的时间，各电源通稳定输出电力的时间，并存储在自身的寄存器中。调试设备通过I2C接口或诸如UART/JTAG的其他接口获取电源管理集成电路410的寄存器的值，从而知晓电源管理集成电路410在上电过程与下电过程中的行为。例如，调试设备通过调试接口知晓电源管理集成电路410的电源输入引脚被提供12V电压的时间，以及随后在各供电通道上产生电力输出的时间以及输出的电压值，以及GPIO引脚(INT0、INT1与Reset)输出的信号与时机，从而确定上电过程是否符合预期。调试设备还通过调试接口知晓电源管理集成电路410的电源输入引脚的12V电压消息的时间，以及随后在各供电通道上的电力输出消息时间，以及GPIO引脚(INT0、INT1与Reset)输出的信号与时机，从而确定下电过程是否符合预期。

在可选的实施方式中，为了调试上电和或下电过程，调试设备还连接到接口103，并通过接口103为电源管理集成电路410提供例如12V的电力。从而调试设备得以控制和监视整个上电/下电过程。调试设备还通过反复实施的上电/下调过程，来选取提供给电源管理集成电路410的优选配置。例如，调试设备通过I2C接口为电源管理集成电路设置各供电通道输出电压的规格与时机，并通过接口103向电源管理集成电路410提供12V的电力，还监视电源管理集成电路410各供电通道以及GPIO引脚的输出是否满足预期。在不满足预期的情况下，调试部件通过I2C接口改变对电源管理集成电路410的配置，并再次通过接口103向电源管理集成电路410提供12V的电力，并监视通过接口103向电源管理集成电路410提供12V的电力410的行为是否符合预期。以此方式来完成对电源管理集成电路410的调试，并缩短调试时间。

作为又一个例子，调试设备主动切断通过接口103为电源管理集成电路410提供的12V电力，并通过调试接口观察电源管理集成电路410是否通过GPIO引脚在恰当的时机产生了符合预期的INT0、INT1等信号，以及在电源管理集成电路410的电源输入引脚Vin的供电被切断后，备用电源以及各供电通道的输出电压是否在指定时间内保持有效。在电管管理集成电路410的输出不满足预期的情况下，调试部件通过I2C接口改变对电源管理集成电路410的配置，并再次通过接口103向电源管理集成电路410提供12V的电力以及切断12V的电力，并监视通过接口103向电源管理集成电路410的行为是否符合预期。

图8展示了根据本申请再一实施例的存储设备的示意图。根据8的实施例，为存储设备提供了调试电源管理集成电路410的能力。

区别于图7展示的实施例，在根据图8的实施例中，存储设备包括调试设备。调试设备耦合电源管理集成电路410的I2C接口以及一个或多个GPIO引脚(INT0、INT1与Reset)。在存储设备工作时，调试设备随时获取电源管理集成电路410各电源输入引脚、各供电通道以及各GPIO的状态，以识别电源管理集成电路410的行为是否符合预期。

根据图8的实施例，可选地也包括独立于接口103的调试接口。调试设备的UART接口或JTAG接口耦合到调试接口，从而在通过调试接口将存储设备连接到外部计算机或调试计算机时，通过调试接口得以访问调试设备，进而通过调试设备获得电源管理集成电路410与控制部件104的各工作状态。调试计算机也通过调试接口改变调试设备的行为。

继续参看图8，可选地，接口103也包括耦合到控制部件104的UART接口/JTAG接口的引脚，调试计算机除了通过调试接口连接调试设备的UART/JTAG接口，还通过接口103耦合控制部件104的UART/JATG接口。从而调试计算机通过接口103与控制部件104通信，以及通过调试接口与调设备通信，以同时对控制部件104与电源管理集成电路410进行调试。

图9展示了根据本申请依然又一实施例的存储设备的示意图。存储设备提供SMBUS接口，主机通过SMBUS接口在存储接口之外访问存储设备，例如通过SMBUS获取存储设备的配置信息。存储设备的接口103的部分引脚被用作提供SMBUS接口。根据图9展示的实施例，存储设备包括EEPROM(电可擦除可编程存储器)。EERPOM、控制部件104和/或电源管理集成电路410耦合到SMBUS。主机通过访问SMBUS从EEPROM、控制部件104和/或电源管理集成电路410读取信息。

在一个例子中，EEPROM中存储了存储设备的配置信息。主机通过SMBUS从EEPROM读取配置信息。以及可选地，对于一些动态信息，例如，存储设备的温度信息，控制部件或电源管理集成电路410将这些动态信息写入EEPROM，使得主机能够通过SMBUS从EERPOM读取这些动态信息。

在又一个例子中，主机通过SMBUS从EEPROM读取配置信息，而通过SMBUS从控制部件和/或电源管理集成电路410读取动态信息。

在依然又一个例子中，控制部件104耦合到接口103的SMBUS，而电源管理集成电路410未耦合到接口103的SMBUS。控制部件104通过I2C接口从电源管理集成电路410获取其采集的温度、电容健康状态等动态信息，并通过SMBUS响应主机的访问。以及可选地，主机也通过接口103的SMBUS访问EERPOM。

在依然另一个例子中，电源管理集成电路410耦合到接口103的SMBUS，而控制部件104未耦合到接口103的SMBUS。控制部件104将其所掌握的诸如温度等信息通过I2C接口提供给电源管理集成电路410，主机通过SMBUS访问电源管理集成电路410来获得这些动态信息。以及可选地，主机也通过接口103的SMBUS访问EERPOM来获得其他配置信息。

虽然当前实用新型参考的示例被描述，其只是为了解释的目的而不是对本申请的限制，对实施方式的改变，增加和/或删除可以被做出而不脱离本申请的范围。

这些实施方式所涉及的、从上面描述和相关联的附图中呈现的教导获益的领域中的技术人员将认识到这里记载的本申请的很多修改和其他实施方式。因此，应该理解，本申请不限于公开的具体实施方式，旨在将修改和其他实施方式包括在所附权利要求书的范围内。尽管在这里采用了特定的术语，但是仅在一般意义和描述意义上使用它们并且不是为了限制的目的而使用。