1.一种基于钛氧化物忆阻器，其特征在于，所述忆阻器包括有可变电阻、电压源VCVS、电感器Lmem、电感器内阻Rseries和电流源CCCS，所述电压源VCVS连接于可变电阻的两端，所述电感器Lmem和电感器内阻Rseries串联且与所述电压源VCVS并联，所述可变电阻包括第一电介质层、第二电介质层和金属电极，所述第一电介质层与第二电介质层串联，所述金属电极连接于串联的第一电介质层和第二电介质层的两端，所述电压源连接于所述金属电极的两端。
2.根据权利要求1所述的一种基于钛氧化物忆阻器，其特征在于，所述电感器Lmem的电感值为1H，所述电感器Lmem的电压值与电感器的电流值为关于时间t的微分。
3.根据权利要求1所述的一种基于钛氧化物忆阻器，其特征在于，所述第一电介质层为掺杂二氧化钛TiO2-X材料，所述第二电介质层为非掺杂二氧化钛TiO2材料，所述金属电极为金属铂电极。
4.根据权利要求1所述的一种基于钛氧化物忆阻器，其特征在于，所述忆阻器中电流由正极流向负极时，忆阻器阻抗逐渐减小，所述忆阻器中电流由负极流向正极时，忆阻器阻抗状态逐渐增大。
5.根据权利要求1所述的一种基于钛氧化物忆阻器，其特征在于，所述第一电介质层和第二电介质层的总长度为D，所述第一电介质层的长度为w，所述第二电介质层的长度为D-w。
6.根据权利要求1所述的一种基于钛氧化物忆阻器，其特征在于，所述忆阻器有导通和截止两种状态。
7.一种基本逻辑门电路，其特征在于，所述基本逻辑门电路为逻辑与门电路或/和逻辑或门电路或/和逻辑非门电路，所述逻辑与门电路或/和逻辑或门电路或/和逻辑非门电路中至少包含权利要求1所述的一个忆阻器。
8.根据权利要求7所述的一种基本逻辑门电路，其特征在于，当所述基本逻辑门电路为逻辑与门电路，所述逻辑与门电路包括有两个忆阻器，参考电阻Rref、运算放大器OP、参考电压Vref、分压电阻R1和分压电阻R2，两个所述忆阻器分别为第一忆阻器M1和第二忆阻器M2，所述参考电阻Rref一端为输入端in，所述参考电阻Rref的另一端分别与第一忆阻器M1和第二忆阻器M2的正极连接，所述第一忆阻器M1和第二忆阻器M2的负极端为端点c和端点d，所述参考电阻Rref与第一忆阻器M1的连接点处设有端点b，所述参考电阻Rref与第二忆阻器M2的连接点处通过导线与运算放大器OP的正极输入端连接，所述运算放大器OP的负极输入端连接参考电压Vref的正极，所述参考电压Vref的负极接地，所述运算放大器OP的输出端连接分压电阻R1，所述分压电阻R1与分压电阻R2，所述分压电阻R2的另一端接地，所述分压电阻R1与分压电阻R2设有输出端out。
9.根据权利要求7所述的一种基本逻辑门电路，其特征在于，当所述基本逻辑门电路为逻辑或门电路，所述逻辑或门电路包括有两个忆阻器，参考电阻Rref、运算放大器OP、参考电压Vref、分压电阻R1和分压电阻R2，两个所述忆阻器分别为第一忆阻器M1和第二忆阻器M2，所述参考电阻Rref一端为输入端in，所述参考电阻Rref的另一端分别与第一忆阻器M1和第二忆阻器M2的负极连接，所述第一忆阻器M1和第二忆阻器M2的正极端为端点c和端点d，所述参考电阻Rref与第一忆阻器M1的连接点处设有端点b，所述参考电阻Rref与第二忆阻器M2的连接点处通过导线与运算放大器OP的负极输入端连接，所述运算放大器OP的正极输入端连接参考电压Vref的正极，所述参考电压Vref的负极接地，所述运算放大器OP的输出端连接分压电阻R1，所述分压电阻R1与分压电阻R2，所述分压电阻R2的另一端接地，所述分压电阻R1与分压电阻R2设有输出端out。
10.根据权利要求7所述的一种基本逻辑门电路，其特征在于，当所述基本逻辑门电路为逻辑非门电路，所述逻辑非门电路包括有忆阻器M，参考电阻Rref、运算放大器OP、参考电压Vref、分压电阻R1和分压电阻R2，所述参考电阻Rref一端为输入端in，所述参考电阻Rref的另一端分别与忆阻器M的正极和运算放大器OP的负极输入端连接，所述忆阻器M的负极端为端点c，所述参考电阻Rref与忆阻器M的连接点处设有端点b，所述运算放大器OP的负极输入端连接参考电压Vref的正极，所述参考电压Vref的负极接地，所述运算放大器OP的输出端连接分压电阻R1，所述分压电阻R1与分压电阻R2，所述分压电阻R2的另一端接地，所述分压电阻R1与分压电阻R2设有输出端out。