一种自适应USB2.0驱动能力的装置的制作方法

本实用新型涉及一种自适应USB2.0驱动能力的装置。

背景技术：

USB(Universal Serial Bus2.0，通用串行总线)是一种应用在计算机领域的新型接口技术。USB接口具有传输速度更快，支持热插拔以及连接多个设备的特点。在主机端，最新推出的个人电脑几乎100％支持USB；而在外设端，使用USB接口的设备也与日俱增，例如图像设备、打印机、扫描仪器等等。在实际应用部署常常一台主机挂多个USB 2.0外设，但有些外设需要摆放在几米远的位置，就必须使用长的USB线材，但是本身的寄生参数将使USB 2.0信号衰减，导致USB设备识别不稳定或识别不到的问题。

技术实现要素：

本实用新型要解决的技术问题，在于提供一种自适应USB2.0驱动能力的装置，提高USB设备识别稳定性。

本实用新型是这样实现的：一种自适应USB2.0驱动能力的装置，包括调节器、单片机、USB1接口、USB2接口、MOS管Q1、MOS管Q2、MOS 管Q3、MOS管Q4、MOS管Q5、MOS管Q6、电阻R1、电阻R2、电阻 R3、电阻R4、电阻R5、电阻R6、电阻R7以及正电源，所述调节器分别连接所述USB1接口以及USB2接口，所述正电源分别连接所述调节器、电阻R5一端部、MOS管Q6的S极、USB1接口以及USB2接口，所述MOS 管Q1的S极、MOS管Q2的S极、MOS管Q3的S极、MOS管Q4的S 极以及MOS管Q5的S极均接地，所述MOS管Q1的D极连接至电阻R1 的一端部，所述MOS管Q2的D极连接至电阻R2的一端部，所述MOS管 Q3的D极连接至电阻R3的一端部，所述电阻R1的另一端、电阻R2的另一端以及电阻R3的另一端并联后连接至所述调节器，所述MOS管Q4的D 极连接至所述电阻R4的一端，所述MOS管Q5的D极连接至所述电阻R5 的另一端以及电阻R7的一端部，所述电阻R7的另一端部连接至所述MOS 管Q6的G极，所述MOS管Q6的D极连接至R5的一端部，所述R5的另一端部与电阻R4的另一端部并联后连接至所述调节器。

进一步地，还包括电容C1、电容C2、电容C3以及电容C4，所述电容 C1、电容C2、电容C3以及电容C4进行并联，并联后一端部接地，另一端连接至正电源。

进一步地，所述调节器为TUSB213。

本实用新型的优点在于：本实用新型一种自适应USB2.0驱动能力的装置，增强方案实现USB驱动能力自适应功能，实现线材长度的自适应解决此类部署或USB 2.0接口长线的需求，进而解决USB应用的烦恼。该专利的优势：1、该设计具备调整USB2.0幅值和信号斜率的功能。2、该设计具备自适应驱能力功能，传统的驱动器大都是在固话设计，特定应用环境调试完后下使用，如车载usb通信的应用。

附图说明

下面参照附图结合实施例对本实用新型作进一步的说明。

图1是本实用新型一种自适应USB2.0驱动能力的装置的原理图。

具体实施方式

请参阅图1所示，本实用新型自适应USB2.0驱动能力的装置，包括调节器、单片机、USB1接口、USB2接口、MOS管Q1、MOS管Q2、MOS 管Q3、MOS管Q4、MOS管Q5、MOS管Q6、电阻R1、电阻R2、电阻 R3、电阻R4、电阻R5、电阻R6、电阻R7以及正电源，所述调节器分别连接所述USB1接口以及USB2接口，所述正电源分别连接所述调节器、电阻R5一端部、MOS管Q6的S极、USB1接口以及USB2接口，所述MOS 管Q1的S极、MOS管Q2的S极、MOS管Q3的S极、MOS管Q4的S 极以及MOS管Q5的S极均接地，所述MOS管Q1的D极连接至电阻R1 的一端部，所述MOS管Q2的D极连接至电阻R2的一端部，所述MOS管 Q3的D极连接至电阻R3的一端部，所述电阻R1的另一端、电阻R2的另一端以及电阻R3的另一端并联后连接至所述调节器，所述MOS管Q4的D 极连接至所述电阻R4的一端，所述MOS管Q5的D极连接至所述电阻R5 的另一端以及电阻R7的一端部，所述电阻R7的另一端部连接至所述MOS 管Q6的G极，所述MOS管Q6的D极连接至R5的一端部，所述R5的另一端部与电阻R4的另一端部并联后连接至所述调节器，所述调节器为 TUSB213。

所述自适应USB2.0驱动能力的装置还包括电容C1、电容C2、电容C3 以及电容C4，所述电容C1、电容C2、电容C3以及电容C4进行并联，并联后一端部接地，另一端连接至正电源。

本实用新型一种具体实施方式：

本设计利用由两个单元组成，一个是主机的通信和驱动能力控制单元，该单元采用MCU(即单片机)实现。一个是USB信号调节器，该调节器采用成熟TI的方案，该方案具备调试信号斜率和信号幅度的能力。MCU通过串口接受主机发过来的指令，根据特定组合进行逐级配置TI的USB调节器驱动组合模式，进而调整USB的信号斜率和幅值以此来改善usb线材过长或线材质量不佳而导致的信号衰减的情况，从而提升usb设备的识别率，若设备被正常识别稳定后，主机通过串口下发指令，通过MCU固化驱动配置，以实现当前场景下的应用。

1、本发明设由几部分组成：通信和驱动能力控制单元。调节器由TI 的TUSB 213 USB调节器实现。该调节器具备三个档位DC BOOST能力。幅值分别为40mV、60mV、80mV，具备4个档位的AC BOOST能力，从 level0～level3。

2、调节器由TI的TUSB213实现，该调节器具备三个档位DC BOOST 能力，幅值分别为40mV、60mV、80mV，可通过配置该调节器的第4pin实现。具备4个档位的AC BOOST能力，从level0～level3，可通过配置该调节器的第1pin实现；主板电源连接至MCU的DVCC引脚，且主板电源连接至电阻R8的一端，电阻R8另一端分别连接至电容C11一端以及MCU 的RST引脚，MCU的引脚P1.6以及引脚P1.7并联之后形成串口JP1，通过JP1与主板通信串口连接；

3、具备通信和驱动能力的控制单元采用MSP430FR2111，单片机型号只要具备串口和足够的GPIO都可以实现，如Nuvoton、ST等厂商均有。单片机的串口作为通信接口，接受来自主机发送的USB设备的识别状态和调整指令。单片机的3个GPIO控制调节器的4个档位AC BOOST调整能力，单片机的2个GPIO控制调节器的3档的DC BOOST的调节能力。具体实现原理见图1；GPIO1.0、GPIO1.1、GPIO1.2分别控制1个Nmos(位号： Q1～Q3)的栅极，当为高电平时导通，实现调节器TUSB213 EQ pin(第1pin) 不同的下拉阻值，实现不同档位AC BOOST调整能力。当GPIO1.0、 GPIO1.1、GPIO1.2状态分别为000、100、010、001时，交流信号调节能力对应为level3、level0、level1、level2；GPIO1.3连接1个Nmos(位号：Q4) 的栅极控制TUSB213第四pin是否47K阻值下拉，GPIO1.4连接1个Nmos (位号:Q5)的栅极控制该Nmos的导通状态，Nmos的漏极上拉并连接一个 Pmos(位号：Q6)的栅极，实现控制Pmos的导通状态，进而控制TUSB213第 4pin是否上拉，通过这个控制TUSB213第4pin进而控制DC BOOST的调节能力；调节能力的真值表见表一；

4、初始模式默认为驱动等级为1，MCU GPIO1.0～1.4状态为10010。 USB1口通过线材连接主机端，当USB2口接入USB2.0高速设备，系统若能正常识别且稳定，通过串口控制MCU，无需进行驱动调节。

5、USB2口接入USB2.0高速设备，当系统无法正常，识别讲通过串口告知MCU设备无法被正常识别，此时MCU将控制GPIO1.0～1.4，根据表一调整增加一级驱动能力，主机同时复位USB接口，重新识别一次设备。若依然无法识别则将驱动等级增加1级，重新识别，直至识别成功和稳定，识别成功且稳定后，将驱动的级别写入MCU中保存配置，从而实现驱动的自适应。若所有驱动等级都尝试无法正常识别USB设备，则系统停止驱动自适应功能；

表一

虽然以上描述了本实用新型的具体实施方式，但是熟悉本技术领域的技术人员应当理解，我们所描述的具体的实施例只是说明性的，而不是用于对本实用新型的范围的限定，熟悉本领域的技术人员在依照本实用新型的精神所作的等效的修饰以及变化，都应当涵盖在本实用新型的权利要求所保护的范围内。