一种1394b数据总线接口模块的制作方法

本实用新型属于数据传输技术领域，具体涉及一种1394b数据总线接口模块。

背景技术：

1394b总线接口模块是物理链路层的关键器件，用于物理层控制器与系统总线之间，对物理层信号实施整形和放大处理，实现物理链路层与其他链路层间的数据传输、直流隔离和阻抗匹配等功能。已有1394b数据总线接口模块主要从国外进口，其驱动器芯片输出级阻抗匹配网络使用分立阻容元件搭建成型在PCB基板上，致使基板上器件装配密度过大，成型后模块的壳壁过薄，在回流焊峰值温度超225℃易发生器件破裂以及内部器件移位的锡连现象，本设计有效节省基板上分立器件的承载面积，增加壳体厚度，回流焊峰值温度达250℃，有效解决了进口器件在回流焊峰值温度超225℃发生壳体破裂、内部元器件移位并锡连的问题。此外其宽带变压器的装配欠合理，导致产品体积大，连线长，不能满足用户要求。

技术实现要素：

本实用新型的目的是设计一种1394b数据总线接口模块，以克服现有技术的不足。

本实用新型的技术解决方案：一种1394b数据总线接口模块，包括壳体，且壳体两侧对称设有引脚，所述壳体内设有PCB基板，所述PCB基板上贴装有驱动器QD1002、电阻R1、电阻R2、电阻R3、电容C1及电容C2；所述PCB基板的右上角具有直角缺口，所述直角缺口中并排装有耦合宽带变压器T1和发送宽带变压器T2；所述耦合宽带变压器T1的初级和次级分别与对应的引脚连接；所述发送宽带变压器T2的次级与对应的引脚连接，初级通过PCB基板与驱动器QD1002的信号输出端连接；所述驱动器QD1002的信号输入端通过PCB基板与电阻R1、电阻R2、电阻R3及电容C1组成的输入级阻抗匹配网络的输出端连接，所述输入级阻抗匹配网络的输入端与对应的引脚连接；所述驱动器QD1002的两个电源输入端之间并联连接有退耦电容C2，且两个电源输入端与对应的引脚连接。

所述驱动器QD1002位于PCB基板的左端部，所述电阻R1、电阻R2及电容C2位于PCB基板的中部，且电容C2布置在驱动器QD1002与耦合宽带变压器T1之间，所述电阻R3及电容C1位于PCB基板的右端部。

所述耦合宽带变压器T1和发送宽带变压器T2的磁芯为小型RID型双孔磁珠。

所述PCB基板为高Tg值的FR4板材。

本实用新型具有如下优点和效果：

1、采用专用驱动器芯片，将芯片后级阻抗匹配网络设计成型至驱动器芯片内部，有效节省PCB基板上分立器件的承载面积，增加壳体厚度，回流焊峰值温度达250℃，有效解决了进口器件在回流焊峰值温度超225℃发生壳体破裂、内部元器件移位并锡连的问题。

2、宽带变压器所在PCB基板位置进行镂空处理，降低了产品总体高度和连线长度，且优化了PCB基板上所有元器件的布局，实现了集成电路与磁性器件一体化封装，体积小，功耗低。

附图说明

图1为本实用新型外形图；

图2为本实用新型内部结构示意图，

图3为本实用新型电路原理框图；

图4为本实用新型应用实例示意图。

具体实施方式

以下结合附图1-3和具体实施例对本实用新型作进一步说明。

一种1394b数据总线接口模块，包括壳体11，且壳体11两侧对称设有引脚12。所述壳体11内设有PCB基板2，所述PCB基板2上贴装有驱动器QD1002(图中标号为1)、电阻R1(图中标号为3)、电阻R2(图中标号为4)、电阻R3(图中标号为5)、电容C1(图中标号为6)及电容C2(图中标号为7)；所述PCB基板2的右上角具有直角缺口8，所述直角缺口8中并排装有耦合宽带变压器T1(图中标号为9)和发送宽带变压器T2(图中标号为10)；所述耦合宽带变压器T1的初级和次级分别与对应的引脚12连接；所述发送宽带变压器T2的次级与对应的引脚12连接，初级通过PCB基板2与驱动器QD1002的信号输出端连接；所述驱动器QD1002的信号输入端通过PCB基板2与电阻R1、电阻R2、电阻R3及电容C1组成的输入级阻抗匹配网络的输出端连接，所述输入级阻抗匹配网络的输入端与对应的引脚12连接；所述驱动器QD1002的两个电源输入端之间并联连接有退耦电容C2，且两个电源输入端与对应的引脚12连接。

所述驱动器QD1002位于PCB基板2的左端部，所述电阻R1、电阻R2及电容C2位于PCB基板2的中部，且电容C2布置在驱动器QD1002与发送宽带变压器T2之间，所述电阻R3及电容C1位于PCB基板的右端部。

所述耦合宽带变压器T1(图中标号为9)和发送宽带变压器T2(图中标号为10)的磁芯为小型RID型双孔磁珠。所述PCB基板(图中标号为2)为高Tg值的FR4板材。

本实用新型由两个数据处理通道组成：发送器通路和耦合接收器通路，其发送器通路由专用驱动器芯片、阻容元件和宽带变压器组成，耦合接收器通路由单独的宽带变压器组成。为进一步提高性能并缩小产品体积，宽带变压器所在PCB基板位置进行镂空处理，降低了产品总体高度，总高度不大于3.56mm。所述驱动器QD1002为本模块专用芯片，内部结构包括有源发送器和阻抗匹配网络两大部分，Dip、Din引脚接收1394物理层协议信号，提供信号滤波、放大和整形功能，处理后的信号通过Dop、Don引脚输出到后级宽带变压器上，芯片功耗230mW，传输抖动不大于94ps，码型上升下降沿不大于300ps，实现低功耗、低抖动功能。PCB基板采用Tg值大于170℃的高Tg、低损耗FR4材料，可耐受长时间150℃高温贮存试验。

在应用中，如图4所示，发送器通路输入端与物理层控制器的发送器相连，输出端与1394链路的高速数据总线(终端)相连，负责把物理层控制器发送的1394协议信号，通过驱动器进行信号整形、放大和驱动处理，然后再经过110Ω阻抗匹配网络，并通过宽带变压器输出到高速数据总线(终端)，经过终端处理后的信号，再次通过1394数据总线传送到耦合接收器通路上，再传送到物理层控制器的接收器中，形成一次完整的数据发送和接收。具有高速率、高带宽、高可靠、低抖动和小体积的特点，适用于最新的MIL-1394b军用数据总线，实现了该模块在军用设备上国产化原位插拔替代，弥补了1394总线接口模块在国内市场的空白。

上述实施例，只是本实用新型的较佳实施例，并非用来限制本实用新型的实施范围，故凡以本实用新型权利要求所述内容所做的等同变化，均应包括在本实用新型权利要求范围之内。