一种时钟信号发生装置及方法与流程

本发明实施例涉及时钟信号处理技术领域，具体涉及一种时钟信号发生装置及方法。

背景技术：

时钟信号是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。时钟信号有固定的时钟频率，时钟频率是时钟周期的倒数。在电子和尤其是信号的同步数字电路，时钟信号是信号的一种特殊信号振荡之间的高和低的状态，信号的利用像一个节拍器协调行动的数字电路，数字时钟信号基本上是方波电压，只有两个电平，一是低电平，另一个是高电平。高电平可以根据电路的要求而不同，例如ttl标准的高水平是5v。

常见的时钟信号是在与50％的占空比，也就是说，高电平和低电平的持续时间是一样的，通常是一个固定的常数频率方波的形式。电路使用时钟信号的同步可能会变得活跃在任一上升沿，下降沿，或在双数据速率，在上升和下降边缘的时钟周期，可以根据数字电路使用需要提供出任何时钟频率。目前，市场上的大部分时钟信号源存在体积较大、携带不方便、需要外部供电、造价较高等方面的问题，不方便使用者在野外恶劣环境下进行测试、测量或标校。

技术实现要素：

为此，本发明实施例提供一种时钟信号发生装置及方法，支持35mhz～4ghz范围内任意点频的正弦波时钟信号的输出产生，体积小、携带方便、使用灵活，适用于野外恶劣环境下的测试，测量或标校等。

为了实现上述目的，本发明的实施方式提供如下技术方案：一种时钟信号发生装置，包括设有nios嵌入式处理器的fpga现场可编程门阵列，所述fpga现场可编程门阵列集成有cyclone芯片，所述fpga现场可编程门阵列连接有按键输入模块和dds频率合成器，所述按键输入模块用于向所述fpga现场可编程门阵列输入信号频率并使所述fpga现场可编程门阵列产生频率控制码；

所述dds频率合成器包括频率控制寄存器、相位累加器和正弦计算器；所述频率控制寄存器用于通过串行或并行的方式装载并寄存所述频率控制码；所述相位累加器用于对所述频率控制码在每个时钟周期内进行相位累加产生相位值；所述正弦计算器用于通过对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。

作为时钟信号发生装置的优选方案，还包括电池模块，所述电池模块与所述fpga现场可编程门阵列连接，电池模块用于对时钟信号发生装置进行供电。

作为时钟信号发生装置的优选方案，所述电池模块连接有电源管理模块，所述电源管理模块与所述fpga现场可编程门阵列连接，电源管理模块用于对电池模块的电量信息进行管理；所述电源管理模块连接有usb充电接口。

作为时钟信号发生装置的优选方案，还包括显示模块，所述显示模块与所述fpga现场可编程门阵列通过spi总线接口连接，显示模块用于对时钟信号发生装置的电量信息、参数设置状态信息进行显示。

作为时钟信号发生装置的优选方案，所述dds频率合成器连接有d/a转换器，所述d/a转换器连接有低通滤波器，所述d/a转换器用于将数字化的正弦波时钟信号转换为模拟信号；所述低通滤波器用于对模拟信号进行低通滤波。

作为时钟信号发生装置的优选方案，所述低通滤波器至少连接一个sma接口，所述sma接口用于输出低通滤波后的模拟信号。

本发明实施例还提供一种时钟信号发生方法，采用上述的时钟信号发生装置，时钟信号发生方法包括以下步骤：

通过按键输入模块获取待输出的信号频率，fpga现场可编程门阵列根据所述信号频率产生频率控制码；

通过fpga现场可编程门阵列将所述频率控制码发送到dds频率合成器，采用频率控制寄存器通过串行或并行的方式装载并寄存所述频率控制码；

通过相位累加器对所述频率控制码在每个时钟周期内进行相位累加产生相位值；

通过正弦计算器对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。

作为时钟信号发生方法的优选方案，还包括以下步骤，通过d/a转换器将数字化的正弦波时钟信号转换为模拟信号，并通过低通滤波器对所述模拟信号进行低通滤波，将低通滤波后的模拟信号通过sma接口输出。

作为时钟信号发生方法的优选方案，还包括以下步骤，通过电池模块对fpga现场可编程门阵列、dds频率合成器、d/a转换器和低通滤波器进行供电，调用电源管理模块对电池模块的电量信息进行管理，所述电源管理模块连接有usb充电接口。

作为时钟信号发生方法的优选方案，调用显示模块对所述电池模块的电量信息、fpga现场可编程门阵列参数设置状态信息进行显示，fpga现场可编程门阵列通过spi总线接口与所述显示模块进行数据传输。

本发明的实施方式具有如下优点：时钟信号产生模块小型化设计，完成35mhz～4ghz正弦信号输出；采用低功耗器件进行设计，保证电池模块供电工作时间；集成了电池模块、电源管理模块，充电电路设计等；集成显示屏设计，完成状态显示、电量显示、参数设置状态信息显示等；在有限的尺寸结构内完成输入按键的设计，配套参数设置。支持35mhz～4ghz范围内任意点频的正弦波信号的输出产生，对应设备具有体积小、携带方便、使用灵活等优势，适用于野外恶劣环境下的测试，测量或标校等。

附图说明

为了更清楚地说明本发明的实施方式或现有技术中的技术方案，下面将对实施方式或现有技术描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是示例性的，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图引伸获得其它的实施附图。

图1为本发明实施例中提供的一种时钟信号发生装置结构示意图；

图2为本发明实施例中提供的一种时钟信号发生方法流程示意图；

图中：1、nios嵌入式处理器；2、fpga现场可编程门阵列；3、按键输入模块；4、dds频率合成器；5、频率控制寄存器；6、相位累加器；7、正弦计算器；8、电池模块；9、电源管理模块；10、显示模块；11、d/a转换器；12、低通滤波器；13、sma接口；14、usb充电接口。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，熟悉此技术的人士可由本说明书所揭露的内容轻易地了解本发明的其他优点及功效，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例中涉及的英文缩写的具体含义如下：

nios：阿尔特拉公司专为altera的系列fpga开发的软核处理器；

cyclone：阿尔特拉公司fpga飓风系列；

fpga：field－programmablegatearray，即现场可编程门阵列；

dds：directdigitalsynthesizer，数字式频率合成器；

usb：universalserialbus，通用串行总线；

sma：sub-miniature-a，无线电天线接口；

spi：serialperipheralinterface，串行外设接口；

d/a：digital/analog，数字/模拟。

参见图1，本发明实施例提供一种时钟信号发生装置，包括设有nios嵌入式处理器1的fpga现场可编程门阵列2，所述fpga现场可编程门阵列2集成有cyclone芯片，所述fpga现场可编程门阵列2连接有按键输入模块3和dds频率合成器4，所述按键输入模块3用于向所述fpga现场可编程门阵列2输入信号频率并使所述fpga现场可编程门阵列2产生频率控制码。具体的，nios嵌入式处理器1是一款专门针对fpga的商用处理器，现有技术中，altera提供nios和niosii处理器，通过nios内核能够获取按键输入模块3的按键信息，控制参数设置以及信息显示。

所述dds频率合成器4包括频率控制寄存器5、相位累加器6和正弦计算器7；所述频率控制寄存器5用于通过串行或并行的方式装载并寄存所述频率控制码；所述相位累加器6用于对所述频率控制码在每个时钟周期内进行相位累加产生相位值；所述正弦计算器7用于通过对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。

dds频率分辨率高、输出频点多、可达2的n次方个频点(n为相位累加位数；频率切换速度快，dds是一个开环系统，无任何反馈环节，因而频率转换时间极短，可达ns量级；频率切换时相位连续；可以输出宽带正交信号；输出相位噪声低，对参考频率源的相作用；可以产生任意波形；全数字化实现、便于集成、体积小、重量轻。dds是实现设备全数字化的一个关键技术。dds频率合成器4中主要包括频率控制寄存器5、高速相位累加器6和正弦计算器7三个部分。频率控制寄存器5可以串行或并行的方式装载并寄存用户输入的频率控制码；而相位累加器6根据频率控制码在每个时钟周期内进行相位累加，得到一个相位值；正弦计算器7则对该相位值计算数字化正弦波幅度(芯片一般通过查表得到)。

时钟信号发生装置的一个实施例中，还包括电池模块8，所述电池模块8与所述fpga现场可编程门阵列2连接，电池模块8用于对时钟信号发生装置进行供电。所述电池模块8连接有电源管理模块9，所述电源管理模块9与所述fpga现场可编程门阵列2连接，电源管理模块9用于对电池模块8的电量信息进行管理；所述电源管理模块9连接有usb充电接口14。

具体的，考虑到时钟信号发生装置的结构尺寸，对应供电的电池模块8体积要求小，采用锂电池并且系统电路设计时，fpga现场可编程门阵列2选用altra公司的cyclone芯片，该芯片功耗较低，可以满足系统设计要求。

具体的，电源管理模块9可以采用科拉德ces-5103，能够进行电池模块8充电及自动切换，主板开关机，电量检测，设有电池组接口，电源适配器接口，主板控制接口，按钮接口，usb接口，输入电压：9～25v，输出电压：12v/5a和5v/3a(独立双输出)，支持2串n并、3串n并、4串n并(n>＝1)，支持4.1v、4.2v、4.3v的锂离子电池/聚合物锂电池，以及3.65v的磷酸铁锂电池，充电电流：支持0.5a～2.85a，待机电流：<10ua。

具体的，fpga现场可编程门阵列2是一种程序驱动逻辑器件，作用类似微处理器，其控制程序存储在内存中，加电后，程序自动装载到芯片执行。fpga现场可编程门阵列2一般由两个可编程模块和存储sram构成。clb是可编程逻辑块，是现场可编程门阵列的核心组成部分，是实现逻辑功能的基本单元，主要由逻辑函数发生器、触发器、数据选择器等数字逻辑电路构成。sram(静态存储器)具有可靠性高、抗干扰能力强、保密性好等优点，在出厂时都由厂家进行安全可靠性测试，保证在最不利的情况下也能保证安全性，不至于发生软错误，基于fpga现场可编程门阵列2设计的系统具有高度可靠性。

时钟信号发生装置的一个实施例中，还包括显示模块10，所述显示模块10与所述fpga现场可编程门阵列2通过spi总线接口连接，显示模块10用于对时钟信号发生装置的电量信息、参数设置状态信息进行显示。采用显示化集成设计，集成led显示屏设计，完成状态显示、电量显示、参数设置状态信息显示等。

时钟信号发生装置的一个实施例中，所述dds频率合成器4连接有d/a转换器11，所述d/a转换器11连接有低通滤波器12，所述d/a转换器11用于将数字化的正弦波时钟信号转换为模拟信号；所述低通滤波器12用于对模拟信号进行低通滤波。所述低通滤波器12至少连接一个sma接口13，所述sma接口13用于输出低通滤波后的模拟信号。d/a转换器11包括数码寄存器、模拟电子开关电路、解码网络、求和电路及基准电压。数字量以串行或并行方式输入并存储于数码寄存器中，数码寄存器输出的每位数码驱动对应数位上的电子开关将在电阻解码网络中获得的相应数字权值送入求和电路。求和电路将各权值相加便得到与数字量对应的模拟量。d/a转换将数字量d转换成与之成正比的模拟量v，即：v＝r×d，其中r为比例系数。

参见图1和图2，本发明实施例还提供一种时钟信号发生方法，采用上述的时钟信号发生装置，时钟信号发生方法包括以下步骤：

s1：通过按键输入模块3获取待输出的信号频率，fpga现场可编程门阵列2根据所述信号频率产生频率控制码；

s2：通过fpga现场可编程门阵列2将所述频率控制码发送到dds频率合成器4，采用频率控制寄存器5通过串行或并行的方式装载并寄存所述频率控制码；

s3：通过相位累加器6对所述频率控制码在每个时钟周期内进行相位累加产生相位值；

s4：通过正弦计算器7对所述相位值计算正弦波幅度产生数字化正弦波时钟信号。

时钟信号发生方法的一个实施例中，还包括步骤s5：通过d/a转换器11将数字化的正弦波时钟信号转换为模拟信号，并通过低通滤波器12对所述模拟信号进行低通滤波，将低通滤波后的模拟信号通过sma接口13输出。

时钟信号发生方法的一个实施例中，通过电池模块8对fpga现场可编程门阵列2、dds频率合成器4、d/a转换器11和低通滤波器12进行供电，调用电源管理模块9对电池模块8的电量信息进行管理，所述电源管理模块9连接有usb充电接口14。调用显示模块10对所述电池模块8的电量信息、fpga现场可编程门阵列2参数设置状态信息进行显示，fpga现场可编程门阵列2通过spi总线接口与所述显示模块10进行数据传输。

本发明的实施方式，通过fpga现场可编程门阵列2控制dds频率合成器4的信号输出，通过电源管理模块9获取电池模块8的电量信息；通过spi总线接口控制显示模块10的液晶屏对状态信息的显示输出；通过nios内核，获取按键信息，控制参数设置以及信息显示。时钟信号输出是由fpga现场可编程门阵列2控制dds频率合成器4完成的，其中dds频率合成器4可通过控制产生35mhz～4ghz的正弦时钟信号，信号频率通过按键输入模块3给fpga现场可编程门阵列2，fpga现场可编程门阵列2产生相应的控制频率码，将对应频率码发送给dds频率合成器4的芯片，dds频率合成器4芯片完成相应频率信号的产生。时钟信号产生模块小型化设计，完成35mhz～4ghz正弦信号输出；采用低功耗器件进行设计，保证电池模块8供电工作时间；集成了电池模块8、电源管理模块9，充电电路设计等；集成显示屏设计，完成状态显示、电量显示、参数设置状态信息显示等；在有限的尺寸结构内完成输入按键的设计，配套参数设置。支持35mhz～4ghz范围内任意点频的正弦波信号的输出产生，对应设备具有体积小、携带方便、使用灵活等优势，适用于野外恶劣环境下的测试，测量或标校等。

虽然，上文中已经用一般性说明及具体实施例对本发明作了详尽的描述，但在本发明基础上，可以对之作一些修改或改进，这对本领域技术人员而言是显而易见的。因此，在不偏离本发明精神的基础上所做的这些修改或改进，均属于本发明要求保护的范围。