技术总结
本发明涉及一种基于流水线的DMA数据传输处理方法，步骤为：S1将PC机与FPGA芯片内部分别设置多个缓存区域；S2将待处理数据分解为顺序执行的多个子任务，存储到PC机的多个缓存区域；S3将第一内存中数据传送到第一FIFO缓冲；S4当第一内存中数据传输完毕后，将第二内存中数据传输到第二FIFO缓冲，同时FPGA芯片对第一FIFO中缓存数据处理；S5当第一FIFO中数据处理完毕，且第二内存中数据传输完毕后，将第一FIFO处理完毕后数据传送回第一内存，第二FIFO中数据同时处理；S6当第二FIFO中数据处理完毕，且第一FIFO中数据传输完毕后，将第二FIFO处理完毕后数据传送回PC第二内存，完成一个处理循环；S7再次启动DMA流水线1，依次类推，直至处理全部数据。本方法提高了数据传输效率和处理效率。
技术研发人员：高金超;赵连云;韩华锦
受保护的技术使用者：中国船舶重工集团公司第七0七研究所
技术研发日：2019.06.28
技术公布日：2019.12.31