用于地震勘探资料处理需求的叠前时间偏移调度系统的制作方法

本发明涉及到地震勘探技术领域，尤其涉及到一种用于地震勘探资料处理需求的叠前时间偏移调度系统。

背景技术：

叠前时间偏移是复杂构造成像最有效的方法之一，能适应纵横向速度变化较大的请况，适用于大倾角的偏移成像。叠前时间偏移已经进行来多年研究，上世纪九十年代初期开始初步应用，中后期在不少探区的地震勘探中发挥来重要作用，进入本世纪后开始来较为广泛的应用，目前部分公司和计算机中心已经把该技术作为常规软件加入到常规处理流程汇总，成为获取保副信息实现属性分析、全波形反演和其他参数反演的重要步骤和依据。

叠前时间偏移每输出一个地震道，就是一次海量运算。以1毫秒采样，6秒数据为例，一个地震道的输出需要至少1000万道甚至更多(偏移孔径决定)的输入道，每一个点要做两次均方根运算以及两次加法运算，振幅补偿两次乘法运算。如此计算下来，实现一道偏移需要1000000x6000x2x(平方+加法+乘法)次数学运算，计算量和需要处理的数据量都极其巨大！目前，人们往往使用大规模的服务器集群来进行叠前时间偏移处理，其原理是将数据先分配到各个cpu核上，然后由各个cpu核单独进行计算，最后将结果汇总输出。这种做法消耗了大量的时间、电力和维护费用。而且，随着人们对石油勘探地震资料处理的周期要求越来越短，精度要求越来越高，服务器集群的规模越做大，在系统构建成本、数据中心机房空间、内存和io带宽、功耗散热和电力限制、可管理性、编程简易性，扩展性、管理维护费用等方面都面临着巨大的挑战。

技术实现要素：

鉴于上述技术问题，本发明提供了一种用于地震勘探资料处理需求的叠前时间偏移调度系统，该系统申请技术方案满足了石油地震勘探资料处理的需求，一方面使叠前时间偏移能自适应原有系统，并能自适应新增系统，使系统能扩容升级，并且不浪费原有系统资源；另一方面提高了叠前时间偏移的计算性能，并节省功耗，降低机房构建成本和管理、运行、维护费用。

一种用于地震勘探资料处理需求的叠前时间偏移调度系统，其特征在于，所述系统包括有下发单元和计算节点；

所述下发单元用于触发各计算节点收集本计算节点内fpga卡配置信息；

所述计算节点用于收集本计算节点内fpga配置信息，如果根据收集的fpga配置信息判断本计算节点内不包含fpga卡，则直接调用叠前时间偏移cpu版本函数计算地震叠前时间偏移；如果计算节点根据所收集的fpga配置信息判断本计算节点内包含fpga卡，则在调用叠前时间偏移cpu版本函数的同时，根据本计算节点内包含的fpga卡的类型，调用对应的叠前时间偏移fpga版本函数，协同计算地震叠前时间偏移。

优选的，上述的用于地震勘探资料处理需求的叠前时间偏移调度系统，其特征在于，所述fpga卡的类型包括xilinx加速卡和intel加速卡。

优选的，上述的用于地震勘探资料处理需求的叠前时间偏移调度系统，其特征在于，计算节点内包含的fpga卡的类型为xilinx时，调用对应的叠前时间偏移fpga调用接口为叠前时间偏移xilinx版本，计算节点内包含的fpga卡的类型为intel时，调用对应的叠前时间偏移intel版本。

优选的，上述的用于地震勘探资料处理需求的叠前时间偏移调度系统，其特征在于，所述系统内对于数据的传输采用的是光网口进行传出数据。

优选的，上述的用于地震勘探资料处理需求的叠前时间偏移调度系统，其特征在于，叠前时间偏移cpu版本函数采用多个cpu核心并行计算fft,在计算核心并行偏移计算。

优选的，上述的用于地震勘探资料处理需求的叠前时间偏移调度系统，其特征在于，地震叠前时间偏移的计算系统采用并行存储方式存储地震道数据，所有计算节点并行读地震道数据。

上述技术方案具有如下优点或有益效果：

本申请技术方案具有高性能特点，采用软硬件一体化设计，针对叠前时间偏移应用，进行定制化硬件设计，并且基于cpu+fpga异构架构，原有cpu版本叠前时间偏移程序进行fpga硬件逻辑实现加速，使运行此硬件平台的叠前时间偏移应用获得高性能；该系统具有自适应判断，从而运行于此系统中的不同计算平台，使整个系统的资源可以充分利用；该系统具有低成本特点，此系统比传统的基于cpu的地震叠前时间偏移系统在处理相同问题规模的功耗更低，并且由于系统具有自适应性，可以在保留原有cpu集群系统，避免了原有资源舍弃的成本浪费，在少量增加fpga节点的基础上，就可以实现扩容，并且降低机房构建成本和管理、运行维护费用。

附图说明

通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。

图1是本发明技术方案中硬件架构平台示意图；

图2为叠前时间偏移函数示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明公开了一种用于地震勘探资料处理需求的叠前时间偏移调度系统，该系统包括有下发单元和计算节点；

下发单元用于触发各计算节点收集本计算节点内fpga卡配置信息；

计算节点用于收集本计算节点内fpga配置信息，如果根据收集的fpga配置信息判断本计算节点内不包含fpga卡，则直接调用叠前时间偏移cpu版本函数计算地震叠前时间偏移；如果计算节点根据所收集的fpga配置信息判断本计算节点内包含fpga卡，则在调用叠前时间偏移cpu版本函数的同时，根据本计算节点内包含的fpga卡的类型，调用对应的叠前时间偏移fpga版本函数，协同计算地震叠前时间偏移。

其中，fpga卡的类型包括xilinx加速卡和intel加速卡；当计算节点内包含的fpga卡的类型为xilinx时，调用对应的叠前时间偏移fpga调用接口为叠前时间偏移xilinx版本，计算节点内包含的fpga卡的类型为intel时，调用对应的叠前时间偏移intel版本。

本fpga内部的实现由算法的不同做出不同的剪枝处理，系统内对于数据的传输采用的是光网口进行传出数据，这样可以降低整体时间的花费。叠前时间偏移cpu函数采用多个cpu核心并行计算fft,在计算核心并行偏移计算。地震叠前时间偏移的计算系统采用并行存储方式存储地震道数据，所有计算节点并行读地震道数据。

实施例一：

在上述方法的基础上，还可以包括搭建叠前时间偏移硬件架构平台的操作。下面结合附图说明包括有搭建叠前时间偏移硬件架构平台的操作的优选方案的完整实现过程，该过程中搭建叠前时间偏移硬件架构平台的部分包括以下操作：

步骤100，搭建叠前时间偏移硬件架构平台；

其逻辑如图1所示，具体包括：系统架构设计，采用cpu+fpga异构架构的混合集群系统模式；

计算节点设计，一部分计算节点为纯cpu节点，一部分节点为fpga节点，fpga节点内插的fpga卡型号可能不同，如有xilinx的加速卡，有intel的加速卡。

存储设计，采用并行存储；

网络设计，采用内部局域网的光网口通信，各个计算节点与交换机的之间采用高速网络进行交互。

步骤200，设计cpu+fpga协同计算叠前时间偏移软件；

该步骤主要包括两个方面的设计：

第一方面，自适应设计，叠前时间偏移应用程序可以自适应cpu节点和fpga节点，自适应不同架构型号的fpga卡，具体过程如下：

统计集群系统中计算节点数量，假设有n个节点，则启动n个进程；

每个进程收集节点内fpga配置信息，主要统计本节点内fpga卡的个数，即各计算节点内fpga配置信息，fpga卡的编号及对应架构型号(fgpa类型)，每个进程根据fpga配置信息判断本节点是否有fpga卡，如果没有fpga卡，则调用叠前时间偏移cpu版本函数；如果有m块fpga卡，则在进程内启动m+1个进程。其中第一个线程调用叠前时间偏移cpu版本函数；根据fpga架构型号，第2至(m+1)号线程调用叠前时间偏移xilinx版本系统调用接口或者intel版本系统调用接口。

第二方面，高性能设计，叠前时间偏移应用将运行此系统获得高性能，叠前时间偏移计算采用cpu与fpga协同计算实现动态负载均衡，实现整个系统的性能最佳；

具体实现过程如下：

设计叠前时间偏移cpu函数，采用cpu多核并行计算fft，具体调用fft高性能库计算，偏移计算也采用多核cpu进行并行计算；

设计叠前时间偏移xilinx调用内部实现，内部采用多流水fpga本身硬件加速优势计算fft，具体调用针对xilinx的fft高性能库计算，偏移计算也采用xilinx进行并行计算。

设计动态负载均衡机制，叠前时间偏移cpu函数，叠前时间偏移xilinx系统调用、叠前时间偏移intel系统调用同时被并行线程调用，谁先算完一批地震道数据，就取下一批次地震道数据，cpu与fpga设备完全实现动态负载均衡，系统整体性能大大提升。

下面结合图2说明搭建叠前时间偏移硬件架构平台后，计算地震叠前时间偏移的过程。

首先说明一下已搭建的叠前时间偏移硬件架构平台，其逻辑如图1所示，具体包括：

系统架构设计。采用cpu+fpga异构架构的混合集群系统模式；此集群系统由三个子集群组成，具体包括：2个节点的cpu子集群；2个节点的xilinx加速卡子集群；2个节点的intel加速卡子集群。

计算节点设计。cpu子集群中每个节点包括2块cpu，每个cpu有8个计算核心；xilinxfpga子集群中每个节点含有1块xilinx型号的fpga卡，2块8核心的cpu；intel子集群张每个节点含有块intel型号的fpga卡，2块8核心的cpu。

存储设计。采用并行luster存储，存放地震道数据，每个计算节点从存储上并行读地震道数据；

网络设计，采用光网口内部高速局域网。

设计cpu+fpga协同计算叠前时间偏移软件，具体包括：

自适应性设计。叠前时间偏移应用程序可以适应cpu节点和fpga节点自适应不同架构型号的fpga卡。

具体地，计算地震叠前时间偏移的过程如下：

统计集群系统中计算节点数量，共6个节点，编号0,1,2,3,4,5号节点，每个节点启动一个进程，则cpu+fpga协同计算叠前时间偏移程序共启动6个进程处理，进程编号为0,1,2,3,4,5；其中0号进程对应0号节点，1号进程对应1号节点，如此类推。

每个进程调用fpga安装包自带的devicequery程序，收集节点内fpga配置信息，其中0号和1号进程统计到本节点内fpga卡的个数为0,2号和3号进程统计到本节点内fpga卡数量为1个，且为xilinx型号，4号和5号进程统计到本节点内fpga卡数量为1个，且为intel型号。

每个进程根据fpga配置信息判断本节点是否有fpga卡，0号和1号节点没有fpga卡，则调用叠前时间偏移cpu版本函数；2号和3号节点有1块fpga卡，则在2号和3号进程分别启动2个线程。其中第一个线程调用叠前时间偏移cpu版本函数，第二个线程调用叠前时间偏移xilinx调用接口；

4号和5号节点有1块fpga卡，则在4号和5号进程内分别启动2个线程。其中第一个线程调用叠前时间偏移cpu版本函数，第二个线程调用叠前时间偏移intel版本调用借口。

高性能设计。叠前时间偏移应用将运行此系统获得高性能，叠前时间偏移计算采用cpu与fpga协同计算，cpu与fpga计算实现动态负载均衡，伤实现整个系统的性能最佳，具体过程如下：

设计叠前时间偏移cpu函数，每个节点有16个cpu计算核心，采用16个cpu核心并行计算fft，具体调用intelmkl内的fft函数库计算，计算完后，采用16个cpu计算核心并行偏移计算；

设计叠前时间偏移xilinxfpga函数，采用整体算法都用硬件逻辑的方法实现。

设计叠前时间偏移intelfpga函数，采用整体算法都用硬件逻辑的方法实现。

设计负载均衡机制，在2,3号节点内，由于既有cpu，又有1块xilinx加速卡，叠前时间爱你偏移cpu函数、叠前时间偏移xilinx系统调用同事被进程内0号和1号线程并行调用，谁先算完一批地震道数据，就取下一批地震道数据，cpu与fpga设备完全实现动态负载均衡，系统整体性能大大提升，同理4，5号节点也是如此。

实施例二：

本实施例提供一种用于地震勘探资料处理需求的叠前时间偏移调度系统，至少包括如下各部分。

下发单元，触发各计算节点收集本计算节点内fpga配置信息；

计算节点，收集本计算节点内fpga配置信息，如果根据收集的fpga配置信息判断本计算节点内不包含fpga卡，则直接调用叠前时间偏移cpu版本函数，如果根据所收集的fpga配置信息判断本计算节点内包含fpga卡，则在调用叠前时间偏移cpu版本函数的同时，根据本计算节点内包含的fpga卡的类型，调用对应的叠前时间偏移fpga调用接口。

具体地，计算节点内包含的fpga卡的类型为xilinx时，调用对应的叠前时间偏移fpga调用接口为叠前时间偏移xilinx版本。同样计算节点内包含的fpga卡的类型为intel时，调用对应的叠前时间偏移intel版本。

还要说明的是，上述地震叠前时间偏移的计算系统可以采用并行存储方式存储地震道数据，这样，所有计算节点并行读地震道数据。

从上述实施例可以看出，本申请技术方案具有高性能特点，采用软硬件一体化设计，针对叠前时间偏移应用，进行定制化硬件设计，并且基于cpu+fpga异构架构，原有cpu版本叠前时间偏移程序进行fpga硬件逻辑实现加速，使运行此硬件平台的叠前时间偏移应用获得高性能；该系统具有自适应判断，从而运行于此系统中的不同计算平台，使整个系统的资源可以充分利用；该系统具有低成本特点，此系统比传统的基于cpu的地震叠前时间偏移系统在处理相同问题规模的功耗更低，并且由于系统具有自适应性，可以在保留原有cpu集群系统，避免了原有资源舍弃的成本浪费，在少量增加fpga节点的基础上，就可以实现扩容，并且降低机房构建成本和管理、运行维护费用。

本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现所述变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。

以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。