技术特征：
1.一种减少接脚数的整合集成电路，适用于一射频识别电路，其特征在于，所述射频识别电路至少包括一谐振线圈以及一谐振电容，所述减少接脚数的整合集成电路包括：一第一输入输出接脚；一第二输入输出接脚；以及一第三输入输出接脚，其中，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，其中，根据耦接谐振线圈的接脚以及未耦接谐振线圈的接脚的电压状态，所述减少接脚数的整合集成电路决定所输出的识别码。2.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，更包括：一第一整流电路，包括一第一输入端、一第二输入端、一第一输出端以及一第二输出端，其中，所述第一整流电路的第一输入端耦接所述第一输入输出接脚，所述第一整流电路的第二输入端耦接所述第二输入输出接脚；其中，所述减少接脚数的整合集成电路更包括：一第一电源端以及一第二电源端，其中，所述第一电源端耦接所述第一整流电路的第一输出端，所述第二电源端耦接所述第一整流电路的第二输出端，其中，当所述谐振线圈与所述谐振电容耦接所述第一输入输出接脚以及所述第二输入输出接脚之间时，所述第一整流电路提供直流电给所述第一电源端以及所述第二电源端以启动所述减少接脚数的整合集成电路。3.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，更包括：一第二整流电路，包括一第一输入端、一第二输入端、一第一输出端以及一第二输出端，其中，所述第二整流电路的第一输入端耦接所述第二输入输出接脚，所述第二整流电路的第二输入端耦接所述第三输入输出接脚；其中，所述减少接脚数的整合集成电路更包括：一第一电源端以及一第二电源端，其中，所述第一电源端耦接所述第二整流电路的第一输出端，所述第二电源端耦接所述第二整流电路的第二输出端，其中，当所述谐振线圈与所述谐振电容耦接所述第二输入输出接脚以及所述第三输入输出接脚之间时，所述第二整流电路提供直流电给所述第一电源端以及所述第二电源端以启动所述减少接脚数的整合集成电路。4.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，更包括：一第三整流电路，包括一第一输入端、一第二输入端、一第一输出端以及一第二输出端，其中，所述第三整流电路的第一输入端耦接所述第一输入输出接脚，所述第三整流电路的第二输入端耦接所述第三输入输出接脚；其中，所述减少接脚数的整合集成电路更包括：一第一电源端以及一第二电源端，其中，所述第一电源端耦接所述第三整流电路的第一输出端，所述第二电源端耦接所述第三整流电路的第二输出端，其中，当所述谐振线圈与所述谐振电容耦接所述第一输入输出接脚以及所述第三输入输出接脚之间时，所述第三整流电路提供直流电给所述第一电源端以及所述第二电源端以启动所述减少接脚数的整合集成电路。5.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，当所述减少接脚数
的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：所述减少接脚数的整合集成电路将第一输入输出接脚、第二输入输出接脚设定为浮动，所述减少接脚数的整合集成电路在第三输入输出接脚输出指定电压，判断第一输入输出接脚、第二输入输出接脚的任一接脚是否随着所述指定电压变动。6.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：所述减少接脚数的整合集成电路将第二输入输出接脚、第三输入输出接脚设定为浮动，所述减少接脚数的整合集成电路在第一输入输出接脚输出指定电压，判断第二输入输出接脚、第三输入输出接脚的任一接脚是否随着所述指定电压变动。7.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：所述减少接脚数的整合集成电路将第三输入输出接脚、第一输入输出接脚设定为浮动，所述减少接脚数的整合集成电路在第二输入输出接脚输出指定电压，判断第一输入输出接脚、第三输入输出接脚的任一接脚是否随着所述指定电压变动。8.根据权利要求1所述的减少接脚数的整合集成电路，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：所述减少接脚数的整合集成电路判断所述第一输入输出接脚、所述第二输入输出接脚、所述第三输入输出接脚任两接脚所接收到的信号的相位是否相反，借此判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈。9.一种减少接脚数的射频识别码提供方法，适用于一射频识别整合集成电路，其特征在于，所述射频识别整合集成电路包括至少一第一输入输出接脚、一第二输入输出接脚以及一第三输入输出接脚，其中，所述减少接脚数的射频识别码提供方法包括：当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，根据耦接谐振线圈的接脚以及未耦接谐振线圈的接脚的电压状态，所述减少接脚数的整合集成电路决定所输出的识别码。10.根据权利要求9所述的射频识别码提供方法，其特征在于，更包括：提供一第一整流电路，包括一第一输入端以及一第二输入端，其中，所述第一整流电路的第一输入端耦接所述第一输入输出接脚，所述第一整流电路的第二输入端耦接所述第二输入输出接脚，其中，当所述谐振线圈与所述谐振电容耦接所述第一输入输出接脚以及所述第二输入输出接脚之间时，所述第一整流电路提供直流电以启动所述减少接脚数的整合集成电路。
11.根据权利要求9所述的射频识别码提供方法，其特征在于，更包括：提供一第二整流电路，包括一第一输入端以及一第二输入端，其中，所述第二整流电路的第一输入端耦接所述第二输入输出接脚，所述第二整流电路的第二输入端耦接所述第三输入输出接脚，其中，当所述谐振线圈与所述谐振电容耦接所述第二输入输出接脚以及所述第三输入输出接脚之间时，所述第二整流电路提供直流电以启动所述减少接脚数的整合集成电路。12.根据权利要求9所述的射频识别码提供方法，其特征在于，更包括：提供一第三整流电路，包括一第一输入端以及一第二输入端，其中，所述第二整流电路的第一输入端耦接所述第三输入输出接脚，所述第三整流电路的第二输入端耦接所述第一输入输出接脚，其中，当所述谐振线圈与所述谐振电容耦接所述第三输入输出接脚以及所述第一输入输出接脚之间时，所述第二整流电路提供直流电以启动所述减少接脚数的整合集成电路。13.根据权利要求9所述的射频识别码提供方法，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：将第一输入输出接脚、第二输入输出接脚设定为浮动，在第三输入输出接脚输出指定电压，判断第一输入输出接脚、第二输入输出接脚的任一接脚是否随着所述指定电压变动。14.根据权利要求9所述的射频识别码提供方法，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：将第二输入输出接脚、第三输入输出接脚设定为浮动，在第一输入输出接脚输出指定电压，判断第二输入输出接脚、第三输入输出接脚的任一接脚是否随着所述指定电压变动。15.根据权利要求9所述的射频识别码提供方法，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：将第一输入输出接脚、第三输入输出接脚设定为浮动，在第二输入输出接脚输出指定电压，判断第一输入输出接脚、第三输入输出接脚的任一接脚是否随着所述指定电压变动。16.根据权利要求9所述的射频识别码提供方法，其特征在于，当所述减少接脚数的整合集成电路启动时，判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈，更包括：判断所述第一输入输出接脚、所述第二输入输出接脚、所述第三输入输出接脚任两接脚所接收到的信号的相位是否相反，借此判定所述第一输入输出接脚、所述第二输入输出接脚以及所述第三输入输出接脚是否耦接谐振线圈。
技术总结
本发明提供一种减少接脚数的射频识别整合集成电路以及射频识别码提供方法。此射频识别整合集成电路包括至少一第一输入输出接脚、一第二输入输出接脚以及一第三输入输出接脚，其中，此减少接脚数的射频识别码提供方法包括：当减少接脚数的整合集成电路启动时，判定第一输入输出接脚、第二输入输出接脚以及第三输入输出接脚是否耦接线圈；以及根据耦接线圈的接脚以及未耦接线圈的接脚的电压状态，减少接脚数的整合集成电路决定所输出的识别码。接脚数的整合集成电路决定所输出的识别码。接脚数的整合集成电路决定所输出的识别码。
技术研发人员：李新洲 罗立声 李仙耀
受保护的技术使用者：凌通科技股份有限公司
技术研发日：2021.08.27
技术公布日：2022/3/1