闪存集中控制方法、装置、控制芯片及存储介质与流程

1.本技术涉及芯片设计的技术领域，尤其是涉及一种闪存集中控制方法、装置、控制芯片及存储介质。


背景技术：

2.nor flash器件属于非易失闪存的一种，其特点是芯片内执行，这样应用程序可以直接在flash闪存内运行，不必再把代码读到系统ram中，从而使其具有较高的传输效率。是一种比硬盘驱动器更好的存储设备，在不超过4gb的低容量应用中表现得尤为明显。随着人们持续追求功耗更低、重量更轻和性能更佳的产品，nand flash被证明极具吸引力。nand flash闪存是一种非易失性存储技术，即断电后仍能保存数据。
3.目前市面上有spi-nor flash与spi-nand flash两种不同类型的产品，虽然两者的应用领域类似，但是因为nand flash与nor flash的特性不同，因此厂商会在同一电路板上放置两种独立的芯片来做产品的储存应用。
4.在实现本技术的过程中，发明人发现该技术中至少存在如下问题：用户在使用spi闪存时，为了区分nor flash与nand flash产品，需要同时设置两种spi芯片，增加了电路的复杂程度。


技术实现要素：

5.为了实现在一个芯片上具有nor与nand两种功能，本技术提供的一种闪存集中控制方法、装置、控制芯片及存储介质。
6.第一方面，本技术提供一种闪存集中控制方法，采用如下的技术方案：所述闪存集中控制方法应用于控制芯片，所述方法包括：所述i/o单元接收到来自外部设备的外部指令时，将所述外部指令发送至所述数字逻辑单元；所述数字逻辑单元在接收到所述外部指令时，对所述外部指令的合法性进行判断；若所述外部指令合法，则将所述外部指令发送至所述控制器单元；所述控制器单元在接收到所述外部指令时对所述外部指令进行解析得到外部操作码；所述控制器单元将所述外部操作码与预设的标准库中的标准操作码进行对比；若存在有与所述外部操作码一致的标准操作码，则所述控制器单元在预设的标准库中根据所述标准操作码查找与所述标准操作码对应的操作指令，所述操作指令包括与nand flash和nor flash对应的身份信息以及操作信息，并将所述操作指令发送至所述数字逻辑单元；所述数字逻辑单元在接收到所述操作指令时，根据所述操作指令中的所述身份信息将所述操作信息对应发送至所述nand flash或所述nor flash。
7.通过上述技术方案，控制芯片上的i/o单元接收到外部指令，控制器单元对外部指令进行解析得到外部操作码，外部操作码包括与nand flash和nor flash对应的身份信息
和操作信息，数字逻辑单元根据身份信息将操作信息对应发送至nand flash或nor flash；以便于控制器单元和数字逻辑单元可以在同一块芯片上集中控制nand flash和nor flash，从而达到了使得同一块spi芯片可以同时具有nand和nor功能的效果，使得客户使用的控制芯片可以不再区分nor与nand的产品。
8.在一个具体的可实施方案中，所述数字逻辑单元包括状态标识位；所述状态标识位包括空闲状态或忙碌状态；所述将所述外部指令发送至所述数字逻辑单元包括：所述i/o单元查询所述数字逻辑单元的所述状态标识位；若所述状态标识位为忙碌状态，则所述i/o单元持续查询所述状态标识位；若所述状态标识位为空闲状态，则所述i/o单元将所述外部指令发送至所述数字逻辑单元。
9.通过上述技术方案，i/o单元在将外部指令发送至数字逻辑单元前，会查询数字逻辑单元的状态标识位；若状态标识位显示为空闲状态，i/o单元将外部指令发送至数字逻辑单元；若状态标识位显示为忙碌状态，i/o单元会持续查询数字逻辑单元的状态标识位，直至状态标识位显示为空闲状态。减少了在数字逻辑单元忙碌时，i/o单元向数字逻辑单元发送外部指令的可能性，进而降低了因数字逻辑单元无法接收外部指令导致外部指令丢失的可能性。
10.在一个具体的可实施方案中，所述方法还包括：所述数字逻辑单元在接收到所述外部指令时，将所述状态标识位修改为忙碌状态。
11.通过上述技术方案，数字逻辑单元一旦接收到外部指令，就将状态标识位修改为忙碌状态；有助于数字逻辑单元在对外部指令进行合法性判断时，不再接收其他外部指令，继而使得不会有其他外部指令干扰数字逻辑单元，进而提高了数字逻辑单元的工作效率。
12.在一个具体的可实施方案中，所述对所述外部指令的合法性进行判断，包括：所述数字逻辑单元将所述外部指令与预设的指令库中的比对指令进行比对；若存在有与所述外部指令一致的所述比对指令，则判定所述外部指令合法；通过上述技术方案，数字逻辑单元通过将外部指令与预设的指令库中的比对指令进行比对来对外部指令的合法性进行判断，有助于减少因外部指令为非法指令而导致后续解析失误的可能性，由于已经提前对外部指令的合法性进行了判断，发送至控制器单元上的外部指令均为合法指令，减少了因外部指令为非法指令而导致控制器单元解析失败的问题的发生，进而尽量避免了控制器单元的资源浪费问题。
13.在一个具体的可实施方案中，所述方法还包括：在所述数字逻辑单元将所述外部指令发送至所述控制器单元时，所述数字逻辑单元将所述状态标识位修改为空闲状态。
14.通过上述技术方案，数字逻辑单元在判断完一条指令的合法性并将该外部指令发送至控制器单元后，可以接收其他的外部指令，有助于提高数字逻辑单元的工作效率以及资源利用率。
15.在一个具体的可实施方案中，所述根据所述操作指令中的所述身份信息将所述操作信息发送至所述nand flash或所述nor flash，具体包括：所述数字逻辑单元根据所述身份信息，查询所述nand flash或所述nor flash的
状态；若所述nand flash或所述nor flash为空闲状态，则将所述操作信息发送至处于空闲状态的所述nand flash或所述nor flash；否则，所述数字逻辑单元持续查询所述nand flash或所述nor flash的状态。
16.通过上述技术方案，数字逻辑单元在将操作信息发送给nand flash或nor flash时，首先会查询nand flash或nor flash的状态，仅在nand flash或nor flash状态位空闲时，才会根据身份信息将操作信息发送至nand flash或nor flash，减少了由于nand flash或nor flash处于被占用的状态的同时，接收到数字逻辑单元发送的操作信息，继而导致nand flash或nor flash无法及时响应，或操作信息丢失的可能，从而进一步提高了控制芯片的可靠性。
17.在一个具体的可实施方案中，在所述根据所述操作指令中的所述身份信息将所述操作信息对应发送至所述nand flash或所述nor flash后，还包括：在所述nand flash或所述nor flash接收到所述操作信息时，所述nand flash或所述nor flash将状态修改为忙碌状态；若所述nand flash或所述nor flash执行所述操作信息失败，则生成反馈信号，并将所述反馈信号发送至所述数字逻辑单元，所述数字逻辑单元将所述反馈信号发送至所述i/o单元，所述i/o单元将所述反馈信号发送至所述外部设备；在所述nand flash或所述nor flash结束执行所述操作信息时，将所述nand flash或所述nor flash状态修改为空闲状态。
18.通过上述技术方案，nand flash或nor flash在接收到操作信息后，会首先将状态修改为忙碌状态，减少了数字逻辑单元继续向nand flash或nor flash发送操作指令的可能性；nand flash或nor flash修改完自己的状态后，开始执行操作信息，若执行操作信息失败，则nand flash或nor flash会将反馈信号发送至外部设备，借此告知用户操作未能完成，有助于提高和用户的交互性；在结束执行操作信息时，nand flash或nor flash会将状态修改为空闲，有助于告知数字逻辑单元可以继续发送操作信息。
19.第二方面，本技术提供一种闪存集中控制装置，采用如下技术方案：所述装置包括i/o单元、数字逻辑单元、控制器单元、nand flash以及nor flash；其中：i/o单元，用于接收到来自外部设备的外部指令时，将所述外部指令发送至所述数字逻辑单元；数字逻辑单元，用于在接收到所述外部指令时，对所述外部指令的合法性进行判断；若所述外部指令合法，则将所述外部指令发送至所述控制器单元；控制器单元，用于在接收到所述外部指令时对所述外部指令进行解析得到外部操作码；所述控制器单元还用于将所述外部操作码与预设的标准库中的标准操作码进行对比；若存在有与所述外部操作码一致的标准操作码，则所述控制器单元在预设的标准库中根据所述标准操作码查找与所述标准操作码对应的操作指令，所述操作指令包括与nand flash和nor flash对应的身份信息以及操作信息，并将所述操作指令发送至所述数字逻辑单元；所述数字逻辑单元还用于在接收到所述操作指令时，根据所述操作指令中的所述
身份信息将所述操作信息对应发送至所述nand flash或所述nor flash；nand flash，用于在接收到所述操作信息时，执行所述操作信息；nor flash，用于在接收到所述操作信息时，执行所述操作信息。
20.通过上述技术方案，控制芯片上的i/o单元接收到外部指令，控制器单元对外部指令进行解析得到外部操作码，外部操作码包括与nand flash和nor flash对应的身份信息和操作信息，数字逻辑单元根据身份信息将操作信息对应发送至nand flash或nor flash；以便于数字逻辑单元和控制器单元可以在同一块芯片上集中控制nand flash和nor flash，从而达到了使得同一块spi芯片可以同时具有nand和nor功能的效果，使得客户使用的控制芯片可以不再区分nor与nand的产品第三方面，本技术提供一种控制芯片，采用如下技术方案：包括存储器和处理器，所述存储器上存储有能够被处理器加载并执行如上述任一种闪存集中控制方法的计算机程序。
21.第四方面，本技术提供一种计算机可读存储介质，采用如下技术方案：存储有能够被处理器加载并执行上述任一种闪存集中控制方法的计算机程序。
22.综上所述，本技术包括以下至少一种有益技术效果：1.可以在同一块芯片上集中控制nand flash和nor flash，从而达到了使得同一块spi芯片可以同时具有nand和nor功能的效果，使得客户使用的控制芯片可以不再区分nor与nand的产品；2.减少了在数字逻辑单元忙碌时，i/o单元向数字逻辑单元发送外部指令的可能性，进而降低了因数字逻辑单元无法接收外部指令导致外部指令丢失的可能性。
附图说明
23.图1是本技术实施例中闪存集中控制方法的流程图。
24.图2是本技术实施例中闪存集中控制装置的结构框图。
25.附图标记：301、i/o单元；302、数字逻辑单元；303、控制器单元；304、nand flash；305、nor flash。
具体实施方式
26.以下结合附图1-2对本技术作进一步详细说明。
27.本技术实施例公开一种闪存集中控制方法，该方法应用于芯片控制领域，该方法对应的指令预设存储在控制芯片内，本实施例中的控制芯片可以为spi芯片，控制芯片与外部设备通过总线实现数据传输，控制芯片上设置有i/o单元、数字逻辑单元、控制器单元以及nand flash和nor flash，也即nand存储器和nor存储器；外部设备包括有输入设备和输出设备，输入设备可以为键盘和鼠标，输出设备可以为显示屏，输入设备用于向控制芯片发送外部指令，输出设备用于显示来自控制芯片的反馈信息。
28.如图1所示，该方法包括以下步骤：s10，i/o单元在接收到外部指令时，将外部指令直接发送至数字逻辑单元。
29.具体来说，用户利用外部设备的输入设备向i/o单元发送外部指令，i/o单元接收到来自输入设备的外部指令时，将外部指令发送至数字逻辑单元，i/o单元只对外部指令进
行接收发送，不对外部指令进行其他操作。
30.s20，数字逻辑单元接收到外部指令时，对外部指令的合法性进行判断；若外部指令为合法指令，则数字逻辑单元将外部指令发送至控制器单元。
31.具体来说，数字逻辑单元接收到外部指令时，将外部指令与预设的指令库中的比对指令进行比对，比对指令为技术人员预先输入在指令库中的用于控制nor flash与nand flash的标准指令；若存在有与比对指令一致的外部指令，则判定外部指令为合法指令，并将外部指令发送至控制器单元；否则，判定外部指令为非法指令，并生成警告指令，将警告指令发送至i/o单元，i/o单元将警告指令发送至外部设备的输出设备并由输出设备进行显示，以告知用户该外部指令为非法指令。对外部指令的合法性进行判断减少了因外部指令为非法指令而导致的程序运行卡顿的可能性，从而提升了控制芯片的运行流畅度。
32.s30，控制器单元在接收到合法的外部指令时，对外部指令进行解析得到外部操作码，通过外部操作码在标准库中查找到操作指令，并将操作指令发送至数字逻辑单元。
33.具体来说，控制器单元对外部指令进行解析得到外部操作码，将外部操作码与预设的标准库中的标准操作码进行比对；标准操作码是技术人员预先输入在标准库里用于告知nand flash或nor flash需要执行的操作内容的指令；若存在有与标准操作码一致的外部操作码，则根据标准操作码在预设的标准库里查找与标准操作码对应的操作指令，操作指令包括操作信息和身份信息，操作信息用于告知nand flash或nor flash将要执行的操作，身份信息用于告知数字逻辑单元是将操作信息发送给nand flash还是nor flash，控制器单元将操作指令发送至数字逻辑单元；若不存在有与标准操作码一致的外部操作码，则控制器单元生成解析失败信号，控制器单元将解析失败信号发送至i/o单元，i/o单元将解析失败信号发送至外部设备的输出设备，输出设备通过弹出弹窗等方式来告知用户外部命令解析失败。因此，控制器单元可以通过预设的标准库将nand flash和nor flash的内部命令进行整合，以便于在同一块芯片上可以具有nand和nor功能。
34.s40，数字逻辑单元在接收到操作指令时根据操作指令中的身份信息将操作指令中的操作信息是对应发送至nand flash或nor flash。
35.具体来说，数字逻辑单元在接收到操作指令时，查看操作指令中的身份信息，并根据身份信息将操作信息发送至对应的存储器，例如，操作指令中包含的身份信息显示为nor flash，那么数字逻辑并将接收到的操作指令中的操作信息发送给nor flash。因此，控制器单元和数字逻辑单元通过固件解析并转化外部命令，使得在用户可以在同一芯片上控制nor flash与nand flash，达到一颗芯片既有nor与nand的功能，进而简化客户的应用；利用该闪存集中控制方法，可以将分别具有nand与nor功能的两个芯片整合成一个芯片，电路设计简化，继而备料与成本的费用也会减少。
36.在一个实施例中，考虑到i/o单元在向数字逻辑单元发送外部指令时，可能会由于数字逻辑单元正在被占用而无法及时响应的情况，在i/o单元在接收到外部指令后，还可以执行以下步骤：首先查询数字逻辑单元的状态标识位，状态标识位用于记录当前数字逻辑单元的状态，状态标识位分为空闲和忙碌两种状态；状态标识位为空闲状态，表示数字逻辑单元目前处于未被占用的状态，状态标识位为忙碌状态，表示数字逻辑单元目前处于被占用状态；若数字逻辑单元的状态标识位为空闲状态，则i/o单元将外部指令发送至数字逻辑
单元；若数字逻辑单元的状态标识位为忙碌状态，则i/o单元将间隔预设的时间持续查询数字逻辑单元的状态标识位直至状态标识位为空闲状态。因此，在数字逻辑单元为忙碌状态时，i/o单元不再向数字逻辑单元发送外部指令，进而降低了因外部指令无法被及时响应而导致外部指令丢失的可能性。
37.在一个实施例中，考虑到数字逻辑单元接收到外部指令后，需要对外部指令的合法性进行判定而导致数字逻辑单元被占用，无法处理其他外部指令的情况，闪存集中控制方法还包括以下步骤：在数字逻辑单元接收到外部指令后，数字逻辑单元会将状态标识位修改为忙碌状态。因此，i/o单元想要继续向数字逻辑单元发送外部指令时，会查询到数字逻辑单元的状态标识位为忙碌状态，继而不会再继续将外部指令发送至数字逻辑单元，进而降低了因外部指令无法被及时响应而导致外部指令丢失的可能性。
38.在一个实施例中，考虑到在数字逻辑单元将外部指令发送至控制器单元后，数字逻辑单元处于空闲状态，而状态标识位为忙碌状态的情况。数字逻辑单元在将外部指令发送至控制器单元后，可以将状态标识位修改为空闲状态。具体来说，数字逻辑单元将状态标识位修改为空闲状态包括以下步骤：首先查询自己的状态标识位，若状态标识位为忙碌状态，则将状态标识位修改为空闲状态；若状态标识位为空闲状态，则不动作。因此，i/o单元通过查询到数字逻辑单元的状态标识位为空闲状态，继而继续向数字逻辑单元发送外部指令，尽量避免了由于数字逻辑单元的状态标识位一直为忙碌状态而造成流程中断情况的发生。
39.在一个实施例中，数字逻辑单元在将操作信息发送至nand flash或nor flash之前，还可以执行以下步骤：查询nand flash或nor flash的状态；若nand flash或nor flash的状态为空闲状态，则直接根据身份信息将操作信息发送至与身份信息对应的nand flash或nor flash；若nand flash或nor flash的状态为忙碌状态，则数字逻辑单元会按照预设的时间间隔持续查询nand flash或nor flash的状态，直至nand flash或nor flash的状态为空闲状态。因此，数字逻辑单元查询nand flash或nor flash状态的操作减少了数字逻辑单元在nand flash或nor flash处于被占用状态时将操作信息发送至nand flash或nor flash而造成操作信息丢失的可能性。
40.nand flash或nor flash接收到操作信息后，立即执行操作信息，若nand flash或nor flash执行操作信息失败，则nand flash或nor flash生成反馈信息，反馈信息用于告知用户操作执行失败，并将反馈信息发送至数字逻辑单元，数字逻辑单元将反馈信息发送至i/o单元，i/o单元将反馈信息发送至输出设备，并由输出设备通过弹出弹窗等方式告知用户操作执行失败。因此，用户可以清楚的知道自己想要执行的操作是否成功，提高了与用户之间的交互性。
41.nand flash或nor flash结束执行操作信息后，还可以执行以下步骤：将自己的状态修改为空闲状态，具体来说，nand flash或nor flash首先查询自己的状态，若状态为忙碌状态，则将状态修改为空闲状态；若状态为空闲状态，则不动作。因此，尽量避免了由于nand flash或nor flash状态一直为忙碌状态而造成流程中断情况的发生。
42.本技术实施例的实施原理为：用户通过输入设备将外部指令发送至i/o单元，i/o单元先查询数字逻辑单元的状态标识符，若状态标识符为空闲状态，则i/o单元将外部指令发送至数字逻辑单元，数字逻辑单元对接收到的外部指令的合法性进行判定，若外部指令
为合法指令，则数字逻辑单元将该外部指令发送至控制器单元，控制器单元对外部指令进行解析得到外部操作码，并将外部操作码与预设的标准库中的标准操作码进行对比；若存在有与外部操作码一致的标准操作码，则控制器单元在预设的标准库中根据标准操作码查找与标准操作码对应的操作指令，将操作指令发送至数字逻辑单元，数字逻辑单元接收到操作指令后，查询nand flash或nor flash的状态，若nand flash或nor flash状态为空闲状态，则数字逻辑单元根据操作指令中的身份信息将操作信息发送至与身份信息对应的nand flash或nor flash。
43.图1为一个实施例中闪存集中控制方法的流程示意图。应该理解的是，虽然图1的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行；除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行；并且图1中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
44.基于上述方法，本技术实施例还公开一种闪存集中控制装置。
45.如图2所示，装置包括i/o单元301、数字逻辑单元302、控制器单元303、nand flash304以及nor flash305：i/o单元301，用于接收到来自外部设备的外部指令时，将外部指令发送至数字逻辑单元302；数字逻辑单元302，用于在接收到外部指令时，对外部指令的合法性进行判断；若外部指令合法，则将外部指令发送至控制器单元303；控制器单元303，用于在接收到外部指令时对外部指令进行解析得到外部操作码；控制器单元303还用于将外部操作码与预设的标准库中的标准操作码进行对比；若存在有与外部操作码一致的标准操作码，则控制器单元303在预设的标准库中根据标准操作码查找与标准操作码对应的操作指令，操作指令包括与nand flash304和nor flash305对应的身份信息以及操作信息，并将操作指令发送至数字逻辑单元302；数字逻辑单元302还用于在接收到操作指令时，根据操作指令中的身份信息将操作信息对应发送至nand flash304或nor flash305；nand flash304，用于在接收到操作信息时，执行操作信息；nor flash305，用于在接收到操作信息时，执行操作信息。
46.本技术实施例还公开一种控制芯片。
47.具体来说，该控制芯片包括存储器和处理器，存储器上存储有能够被处理器加载并执行上述闪存集中控制方法的计算机程序。
48.本技术实施例还公开一种计算机可读存储介质。
49.具体来说，该计算机可读存储介质，其存储有能够被处理器加载并执行如上述闪存集中控制方法的计算机程序，该计算机可读存储介质例如包括：u盘、移动硬盘、只读存储器(read-onlymemory，rom)、随机存取存储器(randomaccessmemory，ram)、磁碟或者光盘等各种可以存储程序代码的介质。
50.本具体实施例仅仅是对本发明的解释，其并不是对本发明的限制，本领域技术人
员在阅读完本说明书后可以根据需要对本实施例做出没有创造性贡献的修改，但只要在本发明的权利要求范围内都受到专利法的保护。