在退出低功率部分宽度高速链路状态时的快速抗扭斜的制作方法
【技术领域】
[0001]本公开总体上涉及电子领域。更具体地，一些实施例涉及在退出低功率、部分宽度高速链路状态时的快速抗扭斜。
【背景技术】
[0002]计算机系统总体上由为了各种目的而相互通信的组件组成。将计算机组件进行互连的链路提供用于传送数据的机制并且每条链路包括多个“通道(lane) ”，其中每条通道在给定周期内传送一些数据。在通信期间所要使用的通道的数量总体上限定了链路宽度，链路宽度进而有效地控制该链路的带宽。由此，较宽的链路比较窄的链路提供更大的带宽。另一方面，较宽的链路倾向于消耗更多功率，这是由于支持额外通道的额外电路。另外，在决定链路宽度时，功率消耗、服务质量、或性能可以成为问题。
【附图说明】
[0003]本详细描述提供有对附图的参照。在图中，附图标记最左边数字标识该附图标记首次出现的附图。在不同的附图中使用相同的附图标记以指示类似或相同的部件。
[0004]图1示出了计算系统的实施例的框图，该计算系统可用于实现本文所讨论的各个实施例。
[0005]图2示出了计算系统的实施例的框图，该计算系统可用于实现本文所讨论的各个实施例。
[0006]图3示出了根据实施例的链路对的框图。
[0007]图4示出了根据实施例的用于提供快速抗扭斜的流程图。
[0008]图5示出了根据实施例的时序图。
[0009]图6示出了计算系统的实施例的框图，该计算系统可用于实现本文所讨论的各个实施例。
[0010]图7示出了计算系统的实施例的框图，该计算系统可用于实现本文所讨论的各个实施例。
[0011]图8A示出了根据实施例的时序图。
[0012]图8B示出了根据实施例的时序图。
【具体实施方式】
[0013]在以下描述中，阐述了许多具体细节以便提供对各个实施例的透彻理解。然而，一些实施例也可以被实践而无需这些具体细节。在其它实例中，为了不模糊这些特定实施例而未详细详述公知的方法、过程、组件和电路。本发明实施例的各个方面采用各种手段来执行，例如集成半导体电路(“硬件”)、被组织成一个或多个程序的计算机可读指令(“软件”)或硬件和软件的一些组合。为了本公开的目的，对“逻辑”的提及可意味着硬件、软件或其一些组合。
[0014]在诸如QPI (快速路径互连)或Keizer技术互连(KTI)的串行链路上，存在跨链路的宽度(例如，20条通道)的数据微片(data flit)的连续流一一该状态被称为L0。在低利用率的时段期间，为了节省功率，将微片集中于部分宽度(例如，8条通道)一一该状态被称为LOp。随着利用率增加，空闲通道需要被带回、训练(例如，以确保比特锁维持(bitlock maintenance))、重新抗扭斜、并且与活动通道无缝地合并从而使得该链路可以回到完全运行状态(例如，L0)。这种从低功率、降低宽度状态的退出(例如，从LOp到L0)需要非常迅速，从而使得性能不受不利影响。然而，一些实施方式限制低功率状态的驻留以消除扭斜漂移(其过度消耗功率)或中断数据流以执行抗扭斜以及空闲通道与活动通道的合并(其降低链路性能和/或服务质量)。
[0015]本文所讨论的实施例中的一些支持在退出低功率部分宽度高速链路状态时的快速抗扭斜。实施例操作而无需转发时钟(forwarded clock)。由此，在没有转发时钟的情况下，一些实施例需要在进入LO (例如，从LOp)时使通道重新抗扭斜。
[0016]如在本文所讨论的，“L0” 一般是指在一个方向上以全部宽度(例如，所有通道)运行的链路，而“LOp”一般是指在一个方向上以部分宽度(例如，减少数量的通道)运行的链路。另外，在链路上传送的基本单元在本文中被称为“微片(flit)”(其在实施例中为80比特，例如，8比特用于错误检测、8比特用于链路层头、以及64比特用于数据，尽管也可以使用其它配置)。
[0017]本文所讨论的各个实施例参照计算系统组件，例如本文例如参照图1-2和图6-7所讨论的组件。更具体地，图1示出了根据本发明的实施例的计算系统100的框图。该系统100包括一个或多个代理102-1至102-M(本文中统称为“多个代理102”或更一般地“代理102”)。在实施例中，代理102为计算系统(例如，参照图2和图6-7所讨论的计算系统)的组件。
[0018]如图1所示，代理102经由网络结构104进行通信。在实施例中，网络结构104包括经由串行(例如，点对点)链路和/或共享通信网络进行通信的一个或多个互连(或互连网络)。例如，一些实施例促成对允许与全缓冲双列直插存储器模块(FBD)进行通信的链路的组件调试或验证，例如，其中FBD链路是用于将存储器模块耦合到主机控制设备(例如，处理器或存储器集线器)的串行链路。调试信息可从FBD信道主机发送，从而使得通过信道业务追踪捕捉工具(例如，一个或多个逻辑分析器)沿着信道观察调试信息。
[0019]在一个实施例中，系统100支持分层协议方案，其包括物理层、链路层、路由层、传输层、和/或协议层。结构104还可促成点对点网络中数据(例如，以分组的形式)从一个协议(例如，高速缓存处理器或高速缓存感知存储器控制器)传输到另一协议。另外，在一些实施例中，网络结构104提供遵循一个或多个高速缓存一致性协议的通信。
[0020]此外，如图1中箭头的方向所示，代理102经由网络结构104发送和/或接收数据。因此，一些代理利用单向链路而其它代理利用双向链路以进行通信。例如，一个或多个代理(例如，代理102-M)发送数据(例如，经由单向链路106)，其它代理(例如，代理102-2)接收数据(例如，经由单向链路108)，而一些代理(例如，代理102-1)可发送和接收数据(例如，经由双向链路110)。
[0021]另外，根据实施例，代理102中的一个或多个包括链路宽度调制(LWM)逻辑120。例如，如将参照图2进一步讨论的，存在于计算系统中的每个CPU插座包括LWM 120逻辑。另夕卜，例如，如将在本文中讨论的，代理102中的一个或多个可包括用于促成在状态从LOp变为LO时的快速抗扭斜的快速抗扭斜逻辑122。如图1所示，逻辑122被包括在逻辑120中；然而，本发明的实施例并不限于该实施方式并且可将逻辑122提供在系统中的其它位置。
[0022]更具体地，图2是根据实施例的计算系统200的框图。系统200包括多个插座202-208(示出了 4个，但在一些实施例中具有更多或更少的插座)。插座中的一个或多个包括处理器、LWM逻辑120、以及快速抗扭斜逻辑122。另外，每个插座经由点对点(PtP)链路，或差分互连(例如，快速路径互连(QPI)、MIPI(移动行业处理器接口)等)而耦合到其它插座。如关于图1的网络结构104所讨论的，每个插座耦合到系统存储器的本地部分，例如由包括动态随机存取存储器(DRAM)的多个双列直插存储器模块(DIMMs)构成的系统存储器。
[0023]在另一实施例中，网络结构可用于任何片上系统(SoC)应用，利用定制或标准接口，例如用于AMBA (高级微控制器总线架构)、0CP (开放式内核协议),MIPI (移动行业处理器接口)、PCI (外围组件互连)或PCIe (快速外围组件互连)的ARM兼容接口。
[0024]一些实施例使用使能使用基于PC (个人计算机)的系统(例如，基于PCI的系统)中的异构资源而不对IP资源本身做任何改变的技术(例如，AXI/0CP技术)。实施例提供了两个非常薄的硬件块，其在本文中被称为Y单元(Yunit)和垫片(shim)，其可用于将AXI/OCP IP插