仍彼此协作或交互。
[0054]因此，虽然以特定于结构特征和/或方法动作的语言描述了本发明实施例，但应理解的是，所要求保护的主题可不限于所描述的具体特征或动作。相反，这些具体特征和动作被公开为实现所要求保护的主题的示例形式。
【主权项】
1.一种方法，包括: 在第一时间点传输唤醒信号以使得耦合在第一代理与第二代理之间的链路的一个或多个空闲通道进入活动状态；并且 在所述第一时间点之后的第二时间点，通过所述链路的所述一个或多个空闲通道传输训练序列； 其中，在所述第二时间点之后的第三时间点之前并且响应于所述训练序列，所述一个或多个空闲通道被抗扭斜。
2.根据权利要求1所述的方法，进一步包括在以下中的至少一个上传输抗扭斜序列:所述链路的所有的所述一个或多个空闲通道和一个或多个活动通道，而所述一个或多个空闲通道被抗扭斜。
3.根据权利要求1所述的方法，进一步包括传输以下中的至少一个:在所述链路的一个或多个活动通道上的一个或多个特殊微片和一个或多个数据微片，而所述一个或多个空闲通道被抗扭斜。
4.根据权利要求1所述的方法，进一步包括在以下中的至少一个上传输抗扭斜序列:所述链路的所有的所述一个或多个空闲通道和一个或多个活动通道，以使得合并所述一个或多个空闲通道以允许在以下中的至少一个上传送数据微片:所述链路的所有的所述一个或多个空闲通道和所述一个或多个活动通道。
5.根据权利要求1所述的方法，进一步包括在所述第二时间点之后的所述第三时间点，在合并所述链路的所述一个或多个空闲通道和一个或多个活动通道时，修改所述空闲通道的时延。
6.根据权利要求1所述的方法，进一步包括在所述第一时间点，通过所述链路的所述一个或多个空闲通道传输所述训练序列。
7.根据权利要求1所述的方法，进一步包括传输以下中的至少一个:在所述第一时间点，在所述链路的一个或多个活动通道上的特殊微片和数据微片。
8.根据权利要求1所述的方法，进一步包括响应于功率管理微片而将所述链路从第一宽度转换为第二宽度。
9.根据权利要求1所述的方法，其中，所述链路包括点对点互连。
10.一种处理器，包括: 用于在第一时间点传输唤醒信号以使得链路的一个或多个空闲通道进入活动状态的逻辑；以及 用于在所述第一时间点之后的第二时间点，通过所述链路的所述一个或多个空闲通道传输训练序列的逻辑， 其中，在所述第二时间点之后的第三时间点之前并且响应于所述训练序列，所述一个或多个空闲通道被抗扭斜。
11.根据权利要求10所述的处理器，进一步包括用于在以下中的至少一个上传输抗扭斜序列的逻辑:所述链路的所有的所述一个或多个空闲通道和一个或多个活动通道，而所述一个或多个空闲通道被抗扭斜。
12.根据权利要求10所述的处理器，进一步包括用于传输以下中的至少一个的逻辑:在所述链路的一个或多个活动通道上的一个或多个特殊微片和一个或多个数据微片，而所述一个或多个空闲通道被抗扭斜。
13.根据权利要求10所述的处理器，进一步包括用于在以下中的至少一个上传输抗扭斜序列的逻辑:所述链路的所有的所述一个或多个空闲通道和一个或多个活动通道，以使得合并所述一个或多个空闲通道，以允许在以下中的至少一个上传递数据微片:所述链路的所有的所述一个或多个空闲通道和所述一个或多个活动通道。
14.根据权利要求10所述的处理器，进一步包括用于在所述第二时间点之后的所述第三时间点，合并所述链路的所述一个或多个空闲通道和一个或多个活动通道的逻辑。
15.根据权利要求10所述的处理器，进一步包括用于在所述第一时间点，通过所述链路的所述一个或多个空闲通道传输所述训练序列的逻辑。
16.根据权利要求10所述的处理器，进一步包括用于传输以下中的至少一个的逻辑:在所述第一时间点，在所述链路的一个或多个活动通道上的一个或多个特殊微片和一个或多个数据微片。
17.根据权利要求10所述的处理器，进一步包括用于响应于功率管理微片而将所述链路从第一宽度转换为第二宽度的逻辑。
18.根据权利要求10所述的处理器，其中，所述链路包括点对点互连。
19.根据权利要求10所述的处理器，其中，所述处理器包括多个处理器内核。
20.根据权利要求10所述的处理器，其中，所述处理器包括多个插座。
21.—种计算系统，包括: 经由点对点链路耦合的第一处理器内核和第二处理器内核；以及 用于在第一时间点通过所述链路从所述第一处理器内核向所述第二处理器内核传输唤醒信号，以使得所述链路的一个或多个空闲通道进入活动状态的逻辑；以及 用于在所述第一时间点之后的第二时间点，通过所述链路的所述一个或多个空闲通道传输训练序列的逻辑， 其中，在所述第二时间点之后的第三时间点之前并且响应于所述训练序列，所述一个或多个空闲通道被抗扭斜。
22.根据权利要求21所述的系统，进一步包括用于在以下中的至少一个上传输抗扭斜序列的逻辑:所述链路的所有的所述一个或多个空闲通道和一个或多个活动通道，而所述一个或多个空闲通道被抗扭斜。
23.根据权利要求21所述的系统，进一步包括用于传输以下中的至少一个的逻辑:在所述链路的一个或多个活动通道上的一个或多个特殊微片和一个或多个数据微片，而所述一个或多个空闲通道被抗扭斜。
24.根据权利要求21所述的系统，进一步包括用于在以下中的至少一个上传输抗扭斜序列的逻辑:所述链路的所有的所述一个或多个空闲通道和一个或多个活动通道，以使得合并所述一个或多个空闲通道以允许在以下中的至少一个上传送数据微片:所述链路的所有的所述一个或多个空闲通道和所述一个或多个活动通道。
25.根据权利要求21所述的系统，进一步包括用于在所述第二时间点之后的所述第三时间点，合并所述链路的所述一个或多个空闲通道和一个或多个活动通道的逻辑。
26.根据权利要求21所述的系统，进一步包括用于在所述第一时间点，通过所述链路的所述一个或多个空闲通道传输所述训练序列的逻辑。
27.根据权利要求21所述的系统，进一步包括用于传输以下中的至少一个的逻辑:在所述第一时间点，在所述链路的一个或多个活动通道上的特殊微片和数据微片。
28.根据权利要求21所述的系统，进一步包括用于响应于功率管理微片而将所述链路从第一宽度转换为第二宽度的逻辑。
29.根据权利要求21所述的系统，其中，所述链路包括点对点互连。
30.根据权利要求21所述的系统，其中，所述处理器包括多个处理器内核。
【专利摘要】描述了与在退出低功率部分宽度高速链路状态时的快速抗扭斜有关的方法和装置。在一个实施例中，可以在第一时间点，在活动通道上传输退出微片和/或在空闲通道上传输唤醒信号/序列，以使得链路的一个或多个空闲通道进入活动状态。在第二时间点(紧跟第一时间点或在第一时间点之后)，在所述链路的所述一个或多个空闲通道上传输训练序列。并且，在第三时间点(紧跟第二时间点或在第二时间点之后)之前并响应于所述训练序列，对所述一个或多个空闲通道进行抗扭斜。还公开并要求保护其它实施例。
【IPC分类】G06F13-38, G06F9-46, G06F9-38
【公开号】CN104583944
【申请号】CN201380044767
【发明人】V·伊耶, D·达斯夏尔马, R·G·布兰肯希普, D·S·于
【申请人】英特尔公司
【公开日】2015年4月29日
【申请日】2013年6月24日
【公告号】DE112013003766T5, US20140095751, WO2014051765A1