基于vmm的智能卡芯片安检验证方法及验证环境平台的制作方法
【技术领域】
[0001]本发明涉及智能卡SoC (System on Chip系统级芯片)芯片设计中的功能仿真验证领域，特别是涉及一种基于VMM (Verificat1n Methodology Manual验证方法学手册)的智能卡芯片安检功能的验证方法。本发明还涉及一种用于所述验证方法的智能卡芯片安检验证环境平台。
【背景技术】
[0002]验证在SoC芯片设计中起到至关重要的作用，一个好的验证平台和方法对于项目完成进度和芯片质量起着关键作用。
[0003]随着芯片设计和验证技术的发展，芯片设计完成后对复杂模块功能验证的要求也越来越高，如何能在短时间内完成对复杂模块的功能验证，保证逻辑功能正确，对验证环境的完备性和自动化程度提出了更高的要求。
[0004]智能卡易受到多种类型的攻击，安检功能是智能卡芯片的重要功能，用于对芯片工作环境的监测和报警，保护智能卡抵御攻击。
【发明内容】
[0005]本发明要解决的技术问题是提供一种基于VMM的智能卡芯片安检功能的验证方法，能够快速完成验证，提高验证效率和验证完备性；为此，本发明还要提供一种用于所述验证方法的智能卡芯片安检验证环境平台。
[0006]为解决上述技术问题，本发明的基于VMM的智能卡芯片安检功能的验证方法，采用如下技术方案实现:采用VMM验证方法学，利用SYN0PSYS (新思科技)公司的AHB(Advanced High Performance Bus高级高性能总线)主机验证模型构建智能卡芯片安检验证环境平台，利用随机激励测试和功能覆盖率收集，以不含CPlXCentral Processing Unit中央处理器)核的智能卡芯片子系统作为DUT (Design Under Test被测设计),对安检功能进行验证。
[0007]所实施的功能验证是指:验证环境产生随机的安检测试内容，配置DUT相应寄存器启动安检测试并施加测试激励给DUT，将产生的测试结果与期望结果自动比对，并自动化统计功能覆盖率。
[0008]所述验证方法中采用的智能卡芯片安检验证环境平台，采用系统硬件描述语言SystemVerilog 完成；包括:
[0009]一安检数据包生成器，完成随机化数据包的定义，包含安检测试使能，安检出错使能，复位响应使能，低压使能，模式选择等测试选项信息；用随机数据包的形式自动发送安检测试配置及测试条件；
[0010]一安检管理器，通过第一通道与所述安检数据包生成器连接；用于解析从所述第一通道获取的随机数据包，并根据解析内容发出安检寄存器配置动作和产生相关测试激励信号驱动安检信号接口 ；在安检测试完成后，发出读取相关状态寄存器的动作，产生安检实际测试结果；
[0011]一寄存器模型，用于建立DUT寄存器在验证平台中的映射，所述安检管理器通过调用该寄存器模型的内部方法对其进行操作即可映射到对DUT寄存器的操作，实现对寄存器的访问和验证；
[0012]一 AHB主机验证模型，通过第二通道与所述寄存器模型连接，用于将寄存器模型传递的寄存器访问事务转换为AHB接口上实际的激励信号；
[0013]一安检模型，通过第一通道与所述安检数据包生成器连接，用于解析所述安检数据包生成器产生的随机数据包，并根据安检测试信息生成相应的期望测试结果数据；
[0014]一记分板，通过回调函数分别从所述安检管理器和安检模型中获取数据，实时比较安检实际测试结果和期望的测试结果；
[0015]不含CPU核的智能卡芯片子系统，作为被测设计DUT通过AHB接口和安检信号接口，分别与所述AHB主机验证模型和安检管理器连接。
[0016]本发明采用SYN0PSYS公司提供的VMM验证方法学，利用随机激励和功能覆盖率，构建了一种能够快速完成对安检功能的验证，自动化脚本运行，自动发送测试激励，自动比对结果的智能卡芯片安检验证环境平台。随机化的测试方法随机产生测试激励，可以减少测试用例数量和测试用例代码量，提高易维护度，使验证效率极大提高，通过功能覆盖率的收集能保证验证的完备性，并且由于验证环境可以根据测试用例约束产生的随机测试激励自动进行系统配置和启动安检测试，无需系统软件代码就能够开展验证工作。
【附图说明】
[0017]下面结合附图与【具体实施方式】对本发明作进一步详细的说明:
[0018]附图是所述智能卡芯片安检验证环境平台示意图。
【具体实施方式】
[0019]所述基于VMM的智能卡芯片安检功能的验证方法中需要验证的对象是不含CPU核的智能卡芯片子系统中的安检功能。
[0020]如附图所示，安检数据包生成器随机产生测试信息数据包。一方面，安检管理器解析数据包后通过寄存器模型和AHB主机验证模型配置相关DUT寄存器启动安检测试流程，发送测试激励信号给DUT，并收集测试结果信息；另一方面，安检模型解析数据包后生成相应的期望测试结果信息。实际测试结果信息和期望测试结果信息被送到记分板自动进行比较。
[0021]结合附图所示,所述智能卡芯片安检功能验证环境平台，采用SystemVerilog完成；主要包括以下六个组件:安检数据包生成器，安检管理器，安检模型，寄存器模型，AHB主机验证模型，记分板。组件之间通过通道，回调函数相连或通信。
[0022]安检数据包生成器基于VMM自带的基元发生器类vmm_atomic_gen生成,主要生成带安检测试选项信息的数据包，安检测试选项信息主要包括:是否使能各项安检测试(温度检测，电压检测，光检测，电源毛刺检测等)，是否产生安检错误激励信号，是否使能复位响应，低压使能，模式选择等。通过这些安检测试选项信息的组合，可以产生各种测试选项和条件。这些安检测试选项信息可以随机得到，也可以添加一定的约束条件。
[0023]安检