存储设备和主机设备的制造方法
【专利说明】存储设备和主机设备
[0001]相关申请的交叉引用
[0002]本申请基于并要求2012年10月30日提交的第2012-238849号以及2013年8月9日提交的第2013-166804号日本专利申请的优先权，这两个日本专利申请的全部公开内容在此引入作为参考。
技术领域
[0003]在此描述的实施例一般地涉及存储设备和主机设备。
【背景技术】
[0004]诸如SD?卡之类的存储设备被分类为多个类别，以便促进存储设备的性能和主机设备需要的性能之间的匹配。速度等级提供一种方法，该方法按照速度等级编号对存储设备的性能分类，并且计算存储设备的性能。
[0005]速度等级使用特定命令控制写入过程。为了在维持性能的同时执行存储器写入，在分配单元(以下称为AU或顺序写入区域)中执行顺序写入，该分配单元是存储设备的物理存储区域。需要从分配单元的开头写入数据。由于此原因，其中部分地写入数据的分配单元不能用于数据记录。因此，需要提供以下存储设备和主机设备:其能够使用其中部分地写入数据的分配单元，并且改进分配单元的利用效率。
【附图说明】
[0006]图1是示出应用实施例的存储系统的一个实例的框图；
[0007]图2是示出NAND闪存的用户区域管理单元的图；
[0008]图3是示出多文件记录的一个实例的图；
[0009]图4是示出应用于该实施例的命令格式的一个实例的图；
[0010]图5是示出使用命令设置顺序写入区域的一个实例的图；
[0011]图6是示出使用命令控制盖写区域的一个实例的图；
[0012]图7是示出使用命令控制设置数据区域的开头的一个实例的图；
[0013]图8是示出使用命令控制准备卡区域的一个实例的流程图；
[0014]图9A是示出在分配单元中写入的一个实例的图，并且图9B是示出建立序列的一个实例的流程图；
[0015]图10是示出其中图9B中所示的建立序列被表示为命令序列的一个实例的图；
[0016]图11是示出其中初始化卡，在根目录下创建子目录，并且创建文件的一个实例的图；
[0017]图12是具体地示出图11的操作的图；
[0018]图13是示出其中图11和12的操作被表示为命令序列的一个实例的图；
[0019]图14是示出其中图3中所示的操作被表示为命令序列的一个实例的图；
[0020]图15是示出视频等级的性能信息和AU大小信息的一个实例的图。
【具体实施方式】
[0021]一般而言，根据一个实施例，存储设备包括非易失性半导体存储器和控制单元。所述非易失性半导体存储器具有多个物理存储区域，所述多个物理存储区域包括可在外部存取的用户区域并且被分成多个管理单元。所述控制单元被配置为控制所述非易失性半导体存储器。所述控制单元接收具有用于指定顺序写入区域的第一参数的控制命令以及读取命令或写入命令，将所述读取命令或所述写入命令的地址所表示的管理单元分配为所述顺序写入区域，以及通过判断用于存取所述用户区域的存储器存取命令的地址是否指示在大小等于所述管理单元的所述顺序写入区域中的存取来更改存储器存取控制。
[0022]现在将参考附图描述所述实施例。
[0023]图1示意性地示出根据所述实施例的存储系统。
[0024]所述存储系统包括诸如SD卡之类的存储设备11 (以下也称为卡)和主机设备20。
[0025]主机设备20和存储设备11通过SD总线接口 26连接，以便使用命令通信。存储设备11可以通过SD总线接口向主机指示繁忙。繁忙指示意味着卡正在执行某个操作并且阻止主机发出下一个命令。
[0026]当连接到主机设备20时，存储设备11接收电力并且操作，以便执行对应于来自主机设备20的存取的处理。存储设备11包括控制器11a。
[0027]控制器Ila例如包括主机接口(I/F) 12,CPU 13、只读存储器(ROM) 14、用作易失性存储器的随机存取存储器(RAM) 15、缓冲器16以及存储接口(I/F)17。这些元件通过总线连接。存储接口 17例如被连接到用作扩展功能单元的NAND闪存18和I/O 19。例如，可以将无线LAN设备等应用于扩展功能单元。
[0028]主机接口 12在控制器Ila和主机设备20之间执行接口处理。主机接口 12包括寄存器12a。寄存器12a存储对于存储设备11而言唯一的数据，例如将在后面描述的AU的大小。寄存器12a还在执行期间存储状态。在通电时，从NAND闪存18读出默认设置并且在寄存器12a中设置。通过命令读出寄存器12a的内容，例如主机设备20发出的CMD13可以读取状态。
[0029]存储接口 17在控制器Ila和NAND闪存18或I/O 19之间执行接口处理。主机接口 12、RAM 15、缓冲器16等的数据不仅可以通过CPU 13的数据传输进行传输，而且还通过硬件的DMA传输进行传输。
[0030]CPU 13控制整个存储设备11的操作。CPU 13将存储在ROM 14中的固件(控制程序等)或者记录在NAND闪存18中的固件加载到RAM 15中，并且执行预定处理。即，CPU13在RAM 15上创建各种表以及例如扩展寄存器，并且在从主机设备20接收到写入命令、读取命令或擦除命令时，存取NAND闪存18上的区域或者经由缓冲器16控制数据传输处理。
[0031]ROM 14存储固件，例如要由CPU 13使用的控制程序。某些固件片段可以在ROM 14中实现，而其余固件片段可以被存储在NAND闪存18中，提取到RAM 15并且执行。RAM 15被用作CPU 13的工作区域，并且存储控制程序、各种表和扩展寄存器。
[0032]缓冲器16在从主机设备20发送的数据要被写入NAND闪存18中时，临时存储预定数量的数据(例如，一页数据)，或者在从NAND闪存18读出的数据要被发送到主机设备20时，临时存储预定数量的数据。干预缓冲器16使能SD总线接口和后端的异步控制。
[0033]NAND闪存18包括例如具有叠栅结构的存储单元或者具有MONOS结构的存储单元。
[0034]I/O 19具有用于数字照相机、PHS等的外围设备或接口的功能。例如，当应用无线LAN设备作为I/O 19时，即使没有无线通信功能的数字照相机也可以执行与外部服务器或外部PC (个人计算机)的无线数据通信。
[0035]作为主机设备20，例如数字照相机、PHS等适用。主机设备20包括主机控制器21、CPU 22、ROM 23、RAM 24以及例如硬盘25 (包括SSD)。这些元件通过总线连接。
[0036]CPU 22控制整个主机设备20。ROM 23存储CPU 22的操作必需的固件。从存储设备(例如，HDD 25)读出的固件可以存储在RAM 24中，以便组成没有ROM 23的系统。RAM 24例如被用作CPU 22的工作区域。可由CPU 22执行的程序也在此加载和执行。硬盘(HDD) 25保存各种数据。主机控制器21在其中存储设备11被连接的状态下，执行用于存储设备11的接口处理。主机控制器21还根据来自CPU 22的指令发出各种命令，这些命令将在后面描述。
[0037]此外，主机设备20具有存储管理软件，其被配置为识别格式化NAND闪存18的用户区域的文件系统，该文件系统例如存储在硬盘25中。存储管理软件基于文件名的扩展名或将被创建的文件的数据长度，确定在顺序写入区域还是在盖写区域中写入数据。
[0038]图2示出NAND闪存18的区域中可由用户使用的用户区域18a的管理单元。NAND闪存18的用户区域18a(其是可使用命令在外部存取的区域)被分成多个AU。基于NAND闪存18的物理边界(这些边界不等于用户区域中由文件系统管理的边界)，确定AUl到AUn的每一个的大小。将AU大小乘以η (整数)将产生用户区域18a的整体存储容量。
[0039]通常在起始处的AUl中记录文件系统的信息，例如文件分配表(FAT)。由于此原因，不保证AUl的写入性能。(如果AU2是空闲AU，)AU2到AUn是被保证性能的记录区域，并且被指示为可记录区域。但是，用于记录目录表项或盖写的AU没有性能保证。如果AU大小很小，并且文件系统的信息例如记录在AUl到AUp中，则AU(p+l)到AUn是被保证性能的记录区域。
[0040]此外，每个AU被分成多个记录单元(以下称为RU)。对于其地址在RU边界上并且数据长度至少等于或大于RU大小的连续写入数据的顺序写入，性能得以保证。由于此原因，主机设备20需要在对应于RU的整数倍的单元中执行多块写入。这是因为需要特定数据长度以使卡中的流水线操作的效果显现在执行中。
[0041 ] 图2指示一个AU由m个RU构成。假设Sku是RU的大小，并且S如是AU的大小，则一个AU = Nku中的RU的数量m由S AU/SKU给出。
[0042]当针对任意AU执行顺序写入时的最差平均性能值由存储设备的写入性能信息Pw表示。当AU大小超过4MB时，？￥被定义为通过将AU分成4MB区域获得的4MB区域的最差平均性能值。
[0043]主机设备20可以例如从存储设备的寄存器12a读出PjP AU大小SAU，并且使用它们进行性能计算。RU大小被定义为固定值。
[0044](写入多个文件时的性能估计)
[0045]可以从Pw估计AU地址和AU大小所表示的区域的顺序写入的最小平均性能。因为PjP AU大小的值在设备之间改变，所以主机设备20需要通过从存储设备的寄存器12a读出PjP AU大小处理这种情况。
[0046]在此将描述具有性能Pw= 1MB/秒的存储设备的性能估计方法的一个实例。当使用时隙管理设备的存储器存取时间时，该设备可以被视为能够在为I秒的每个时隙内写入至少1MB