一种三栅FinFET电势和亚阈值摆幅的提取方法
【技术领域】
[0001] 本发明属于半导体集成电路技术领域，具体设及=栅结构金属-氧化物-半导体 场效应晶体管（M0SFET)的电势和亚阔值摆幅的快速提取方法。
【背景技术】
[0002] 随着集成电路技术的不断发展，器件尺寸不断减小，传统的M0S阳T面临着短沟道 效应等一系列问题，因此研究新的器件结构就显得十分重要。S栅FinFET则是一种比较理 想的器件结构，栅极控制能力强，能抑制短沟道效应，优化亚阔值摆幅，从而有更低的功耗。 对于该种新型结构的器件，在被实际应用之前，必须能够快速、准确提取它的关键参数，如 沟道电势、亚阔值摆幅等，使之用于电路分析和电路仿真中，对电路功能验证、设计优化起 到不可或缺的作用。
[0003] 亚阔值摆幅SS是M0SFET最为重要的参数之一，定义为：在源漏电压固定的情况 下，器件处于亚阔值区域时电流每变化一个数量级所需的栅压的改变量。要了解器件的开 关特性，建立精确的亚阔值摆幅模型是十分必要的。
【发明内容】
[0004] 本发明目的在于提供一种物理概念清晰、计算方便、精度很高的S栅FinFET电势 和亚阔值摆幅的提取方法。
[0005] 本发明首先构建S栅SOI Fin阳T的电势和亚阔值摆幅解析模型，为S栅SOI FinFET的电势和亚阔值摆幅参数的提取提供一种快速、便捷、准确的方法。
[0006] 1.首先构建S栅SOIFin阳T的电势解析模型猫；SOI的中文名为绝缘衬底上的 娃，英文全称为SiliconHDn-Insulator，Fin阳T的中文名为罐栅场效应管，英文全称为Fin Field-EffectTransistor) 对于全耗尽S栅Fin阳T，当工作在亚阔值区域时，器件还没有达到强反型，此时电势 分布由固定电荷决定，载流子的影响可W忽略。对于n型器件，沟道的电势分布由=维泊松 方程W及边界条件得出：
(1) 为了使计算的复杂度能够控制在可W处理的范围内，我们对边界条件进行简化，将氧 化层归一化到沟道娃介质中。
其中例X，义Z)为沟道电势，每为娃的介电常数，i吃为沟道参杂浓度，和7；_^是顶栅 和侧栅的氧化层厚度，/耗和哈。分别为沟道高度和宽度，是氧化层的介电常数。
[0008] 同时由于埋氧层的厚度很大，较小的电压降在埋氧层引起的电场是很小的，可W 忽略不计。假设沟道与埋氧层界面处的电场为零，简化后的边界条件为：
其中为内建电势，为漏端电压，为栅压，为平带电压，巧3沟道长度，W若和 为有效沟道宽度和高度。式（9)所表示的沟道底部界面处边界条件，可W用如下条件 替换：
(10) 根据边界条件（4)和巧），我们假设沟道方向的电势分布可W表示为级数的和的形式， 如下所示；
其中秦3二马^，n为正整数。将^用傅里叶级数展开：
(13) 其中
，则可知4从句满足如下二维偏微分方程： (14) 将式（11)代入剩下的边界条件，得：
将等号右边F口 -F巧-杞' -%x按傅里叶级数展开； (15) (16)
(17) 其中堀=嘉I惦-巧-&犯-(-饥+ 泣(-护K从而可得'屯沁2)的边界条件；
(18) (19) 最后利用泊松方程二维特征函数的方法，将
作为微 分方程（14)的二维特征函数，解得A化却从而得到电势的解析表达式：
2.构建S栅SOIFin阳T的亚阔值摆幅解析模型。
[0009] 沟道处于弱反型时即栅压小于阔值电压时候，漏极电流不为零。此时流过沟道的 电流为亚 阔值电流。当器件工作在亚阔值区的情况下，在弱反型时沟道表面电势近似为常数， 因此沟道方向电场近似为零，源漏电流W扩散输运为主。根据源漏电流正比于虚阴极 X=X。处的电子浓度〇佑，化句，电流密度可W表示为： (23) 其中A是扩散系数，A= 是电子有效迁移率。器件工作在亚阔值区，我们可 W用波尔兹曼统计代替费米-狄拉克统计。当渗杂浓度巧较大时(大于IxloUcm^ )，才需 要考虑费米-狄拉克统计。该样我们得到虚阴极的电子浓度为：
(24) 其中为本征载流子浓度，而为沿沟道方向电势最小值位置。将电流密度沿横截面YZ平面积分，总的亚阔值电流为：
将之前的电势解析表达式代入上式，便得亚阔值电流表达式。
[0010] 亚阔值摆幅（即亚阔值斜率城是表征亚阔值区域的一个重要物理参数。其物理 意义为从导通电流减小到截止电流时，电流每变化一个数量级所要求的栅压变化量，体现 器件的开关性能，越小器件的开关特性越好。根据亚阔值摆幅定义：
3.通过上述电势的解析式（20)、（21)、（22)，即可方便、快速、准确地提取沟道电势参 数。
[0011] 根据上述亚阔值摆幅5'5的解析表达式（29)，即可方便、快速、准确地提取沟道亚 阔值摆幅参数。
[0012] 可W看出亚阔值摆幅只与Z，哈.。，毎,。，及心有关。（"Vc，Zf)可W被 认为是Fin横截面中泄漏电流最大处的等效位置，由于器件结构的对称性，馬=0，在考 虑亚阔值摆幅时，可^将2<当做拟合参数。观察到当将设为毎j./3,结果与模拟得到的 结果符合较好。
【附图说明】
[001引 图1为S栅Fin阳T的结构图。
[0014]图2为亚阔值条件下Fin阳T沿沟道方向电势分布。
[00巧]图3为亚阔值条件下Fin阳T沿宽度方向电势分布。
[0016] 图4为不同Ff,。下，亚阔值摆幅随栅长变化关系图。
[0017] 图5为Z=40皿时，不同Ff,。下，亚阔值摆幅随毎i。的变化关系。
[001引图6为本发明方法流程图示。
【具体实施方式】
[0019] 本发明将解析模型数值计算结果与TCAD仿真软件仿真结果进行了比较。考虑到 实际情况，在图4中，选取器件沟道宽度为10、20、30纳米，器件长度分别为30、40、50、60、 70、80、90W及100纳米，顶栅和侧栅氧化层厚度为2纳米，计算结果与仿真结果相比较。在 图5中，选取器件长度为40纳米，厚度为10、20、30纳米，罐沟道高度为10、20、30、40、50、60 纳米，计算结果与仿真结果相比较。计算时，级数求和取前20项，已经能够得到足够精确的 数据，解析模型与软件模拟结果吻合得很好。
[0020] 可W看到，利用本发明，能够快速、准确提取它的沟道电势和亚阔值摆幅该两个关 键参数，从而实现快速地对设计出的集成电路功能进行验证，该对电路设计优化、行为仿真 都具有重要的意义。
【主权项】
1. 一种三栅SOI FinFET的电势参数和亚阈值摆幅的提取方法，其特征在于具体步骤 如下： (1)首先构建三栅SOI FinFET的电势解析模型 对于型器件，沟道的电势分布由三维泊松方程以及边界条件得出：对边界条件进行简化，将氧化层归一化到沟道硅介质中：其中，多为沟道电势，&为硅的介电常数，Fa为沟道参杂浓度，7@和Zm2是顶 栅和侧栅的氧化层厚度，//@和分别为沟道高度和宽度，6#是氧化层的介电常数； 假设沟道与埋氧层界面处的电场为零，简化后的边界条件为：其中，匕为内建电势，匕为漏端电压，&为栅压，&为平带电压，Z为沟道长度， 和为有效沟道宽度和高度；式（9)所表示的沟道底部界面处边界条件，用如下条件替 换：根据边界条件（4)和（5)，把沟道方向的电势分布表示为级数的和的形式，如下所示：将上式代入泊松方程（1)，得：qNa 其中it 为正整数；将^用傅里叶级数展开： n L· Ssi将式（11)代入剩下的边界条件，得：将等号右边Fgs - 按傅里叶级数展开：(17) 其中，得=i 4 -仏)[1 - (-1)" ] + ^(-1)1，得.4办2)的边界条件：(18) (19) 最后利用泊松方程二维特征函数的方法，将作为 微分方程（14)的二维特征函数，解得ie(r,2)，从而得到电势的解析表达式：(2)构建三栅SOI FinFET的亚阈值摆幅解析模型 当器件工作在亚阈值区的情况下，在弱反型时沟道表面电势近似为常数，因此沟道方 向电场近似为零，源漏电流以扩散输运为主；根据源漏电流正比于虚阴极z = 4处的 电子浓，电流密度表示为：其中，A是扩散系数，A = ，竓是电子有效迀移率；器件工作在亚阈值区，用波尔 兹曼统计代替费米-狄拉克统计，当掺杂浓度凡大于IX IQ17Cni3时，才考虑费米-狄拉克统 i十，汶烊徨刹虑阴极的由子浓麼为，其中，^为本征载流子浓度，&为沿沟道方向电势最小值位置；将电流密度沿横截面 YZ平面积分，总的亚阈值电流为：将之前的电势解析表达式代入上式，便得亚阈值电流表达式； 根据亚阈值摆幅定义：将多(?,73)的表达式代入，得：(3)通过上述电势的解析式（20)、（21)、（22)，即方便、快速、准确地提取沟道电势参 数； 根据上述亚阈值摆幅55的解析表达式（29)，即方便、快速、准确地提取沟道亚阈值摆 幅参数。
【专利摘要】本发明属于半导体集成电路技术领域，具体为一种三栅FinFET电势和亚阈值摆幅的提取方法。本发明首先根据沟道电势分布的三维泊松方程，构筑合适的边界条件，建立沟道的电势分布的解析模型；然后根据三栅FinFET的电势分布，根据器件工作在亚阈值区的情况下，沟道表面电势、电场状况，建立亚阈值电流解析模型，并由此得到亚阈值摆幅的解析模型；然后根据获得的电势分布的解析模型和亚阈值摆幅的解析模型，快速、准确、方便地计算得到三栅FinFET电势和亚阈值摆幅。本发明方法物理概念清晰，易于计算，且计算精度高，为新型三栅FinFET器件的关键参数提取提供了一种有效的解决办法。
【IPC分类】G06F17/50
【公开号】CN104881520
【申请号】CN201510220301
【发明人】胡光喜, 向平, 刘冉, 郑立荣
【申请人】复旦大学
【公开日】2015年9月2日
【申请日】2015年5月4日