有快速功率浪涌检测和指令节流以提供低成本电源单元的计算系统和处理器的制造方法
【技术领域】
[0001]本发明的领域一般地涉及计算系统，且更具体地涉及有快速功率浪涌检测和指令节流(throttle down)以提供低成本电源单元的计算系统和处理器。
【背景技术】
[0002]图1示出了用于处理器101的典型电源安排100。如图1中观察到的，电源单元105和电压调节器102 —起作用以在处理器操作的过程中向处理器101提供有充足的供应电流的特定供应电压。电压调节器102在处理器供应节点103处的处理器提供特定的供应电压。现代处理器通常在处理器其自己的控制下接受可变范围的供应电压(例如，0.6到0.8伏特(V))(为了简单起见，从处理器到电压调节器102或影响供应电压的其他组件的连接未示出)。
[0003]为了向处理器101提供“稳定”的供应电压，电压调节器102在输入104接收比供应节点103处的供应电压高的输入电压。举例而言，供应+1.8V供应电压的现代电压调节器通常可以在输入104接收+4.0V到+36.0V的范围内任何位置的电压。电压调节器102于是将在输入104处接收的电压(例如+12.0V) “逐步下降”到在供应节点103提供的供应电压(例如+1.8V)。根据一个视图，电压调节器102的逐步下降活动许可当面临从处理器101汲取的电流大幅摇摆时在节点103处的“稳定”的供应电压。
[0004]当处理器汲取大量电流时，可以在输入节点104处观察到效果。具体地，在节点104将观察到从由处理器101要求的功率增加导出的突然的电流汲取和电压调节器102的低效。举例而言，考虑在供应节点103接收+1.8V的供应电压并通常汲取36安培(A)的电流的处理器。+1.8V的供应电压和36A的电流汲取相对应于处理器中65瓦特(W)的功率耗散((1.8V) X (36A) = 65W)。电源单元105将需要不仅供应给处理器的足够功率(65W)，还要供应补偿电压调节器102不够完美的效率的附加功率。
[0005]举例而言，如果调节器102是目前典型的80%有效，则需要从电源单元105提供附加的20%功率增加给电压调节器102。即，需要由电源单元105提供((65W)/.8) = 80W给电压调节器102。如果在节点104电源单元105供给+12V的输入电压到电压调节器102，则电压调节器从电源单元的电流汲取将是((80W)/(12V)) = 6.67Ao (注意，由电压调节器102进行的从+12V到+1.8V的逐步降低的转换的影响包括由电压调节器102要求的比处理器101低相当多的电流汲取)。
[0006]如果处理器101突然将其电流汲取要求从36A增加到56A，则电源单元105将观察到由电压调节器102进行的电流汲取从6.67A增加到10.42A (假定由电源单元提供的电压固定在+12V)。即，处理器101中的功率耗散将增加到(56A) X (1.8V) = 10ffo为了计及电压调节器102不够完美的效率，电源单元将需要供应100W/0.8 = 128W给电压调节器102。在 +12V 供应 125W 相对应于 125W/12V = 10.42A。
[0007]以上的分析印证了，归功于电压调节器102的低效，电源单元105通常被设计为供应比处理器消耗的多得多的功率。通常，电源单元105被设计为提供越多的功率，电源单元就变得越大和越贵。
【附图说明】
[0008]从以下具体描述结合以下附图可以获得对本发明的更好的理解，附图中:
[0009]图1示出了处理器电源的传统设计:
[0010]图2示出了改进的电源系统设计；
[0011]图3示出了图2的电源系统的操作的时间线；
[0012]图4a、b示出了可以利用图2和3的概念的不同的处理器和系统配置；
[0013]图5示出了另一个改进的电源系统设计；
[0014]图6示出了可以用来建造多处理器计算机的多核处理器。
【具体实施方式】
[0015]问题是，当处理器功耗继续增加时(例如，由于增加的晶体管个数、管芯大小和时钟速度)，电源单元105的最大功率也继续增加。让事情变得更糟的是，在某些稀有情况中(例如，“优化的功率病毒(power virus)循环”)，处理器的最大功率汲取可以远远超出其“典型的”最大功率汲取(例如，在导致处理器进入其最高性能状态的更典型工作负载的类型的工作负载下处于其最高性能状态)。举例而言，额定处理器的Pmax功率汲取可以比处理器在处理通常在处理器操作于其最高性能状态时是典型的那种工作负载时正常汲取的高出100%。
[0016]这里，Pmax更接近理论最差情况的处理器功率汲取的测量，而不是真实世界应用中处理器在被要求执行其最大工作负载时通常汲取的。举例而言，Pmax可相对应于当处理器被要求处理处于处理器最高供应电压和操作频率的最耗能的指令的连续流时汲取的功率。在真实世界应用中，这样的指令流是不可能的。然而，系统被设计为如果Pmax事件发生则处理它。因此，电源单元105倾向于被设计为具有远远超出在正常操作情形下将是足够的大小和成本。
[0017]图2涉及许可在未来的处理器世代中甚至具有增加的处理器Pmax的更小和/或更便宜的电源单元205的改进的设计。图2的方案的设计角度是更小和/或更便宜的电源单元将不能在Pmax提供足够的功率给电压调节器102达一段持续的时间。然而，更小、更便宜的电源单元可以在Pmax功率汲取以下提供足够的功率给电压调节器102达一段短暂有限的时间(例如100 μ S)。
[0018]因此，参考图2，在电源单元输出207处插入了快速功率感测电路206以迅速地检测来自电压调节器202的功率汲取中超出了为电源单元205所建立的预定义功率级别的浪涌。在实施例中，预建立的功率级别在处理器将汲取Pmax级别的功率的情况下电源单元将被要求提供的功率级别之下。
[0019]快速功率感测电路206可以用特别设计的模拟和/或数字电路检测电源输出207处的功率汲取中的增加，所述电路测量例如来自电压调节器202的电流汲取或来自电压调节器202和/或由电源单元205提供的电压的电流汲取。
[0020]响应于其快速检测到来自电压调节器202的功率汲取已经超出了预建立的阈值，功率感测电路206发出快速节流信号208至处理器201。快速节流信号208在处理器201的输入211处被接收，并被路由通过处理器201内的“快速”信号路径209至逻辑电路210，该逻辑电路以某种方式控制处理器201内的指令执行流水线213执行指令的速率。举例而言，逻辑电路210可控制流水线213的指令被获取(例如从高速缓存、系统存储器或二者)的速率和/或获取的指令被馈送(发出)至流水线213的速率。
[0021]快速信号路径219被设计为使得快速节流信号208仅持续从处理器输入211到逻辑电路210的端到端的小传播延迟。小传播延迟可以通过例如最小化逻辑门或在输入211和逻辑电路210之间的其他类型的逻辑处理的数量来影响。快速信号路径209也可至少部分地实现为具有受控制(例如，特别设计的)特性阻抗(characteristic impedance)以在信号传播通过处理器时最小化信号失真的传输线。
[0022]传输线也由具有基本匹配传输线的特性阻抗的源阻抗的驱动器电路驱动，且可用匹配传输线的特性阻抗的终端电阻(terminat1n resistance)终止。可理解，快速路径209的端到端运行程度可拆分成例如一系列传输线段，其中每一个段有如上所述的其自己的驱动器和终端对(terminat1n pair)。
[0023]基本上，在实施例中，一个或多个模拟传输线受影响为将例如信号从输入211尽可能快地传输到逻辑电路210。通过这样做，尽可能多