。图1B的右侧示出在其中时钟接收线圈107a和数据发射线圈107b被形成的线圈形成区域。图1B的左侧示出在其中驱动器108被形成的驱动器形成区域。如图1B中所示，接口 IC 106具有层结构，该层结构包括例如由硅组成的半导体衬底51、布线多层52、以及表面绝缘膜53。
[0039]在驱动器形成区域中，组成驱动器108的MOS晶体管被形成。MOS晶体管具有被形成在半导体衬底51中的两个扩散区域(源极区域和漏极区域)DL，和被形成在两个扩散区域DL之间的半导体衬底51上的栅电极GE。例如，栅电极GE是由多晶硅层组成。两个扩散区域DL通过接触CTl分别连接到布线WLl。隔离层IL被形成在MOS晶体管的周围。在驱动器形成区域的一端，表面绝缘膜53被移除，并且数据输入端子DIN被形成在布线多层52的最上层中。
[0040]在线圈形成区域中，时钟接收线圈107a和数据发射线圈107b被形成在布线多层52的最上层中。在图1B中示出数据发射线圈107b。具有螺旋形状的数据发射线圈107b的两端分别通过接触CT2连接到布线WL2。
[0041]根据第一示例性实施例的存储卡100防止被存储在其中的数据被容易地非法破译，并且比接触型的存储卡具有更加优秀的防篡改性，因为存储卡100是具有数据发射线圈107b的非接触型存储卡。此外，在其中形成数据发射线圈107b的接口 IC 106是存储卡100的专用部件。这使得很难复制被存储在存储卡100中的数据并且能够防止进行非法拷贝。
[0042]图2是示出根据第一示例性实施例的存储卡的变型的内部结构的平面图。如图2中所示，可以设置多个数据发射线圈107b。此外，如图2中所示，通过使用两个数据发射线圈107b来交替地或者随机地发射数据，能够增加防篡改性。注意，数据发射线圈107b的尺寸可以不同于时钟接收线圈107a的尺寸。具体地，数据发射线圈107b可以小于时钟接收线圈107a。
[0043]图3是示出根据第一示例性实施例的存储卡的另一变型的内部结构的平面图。如图3中所示，闪速存储器102、数据发射线圈107b、时钟接收线圈107a、以及驱动器108可以被形成在接口 IC 106上。换言之，图1A中所示的接口 IC 106和闪速存储器102可以被形成在单个IC芯片上。这使得很难复制被存储在存储卡100中的数据，并且使能够防止进行非法拷贝。
[0044]此外，如图3中所示，数据发射线圈107b和时钟接收线圈107a可以被形成在驱动器108上。此构造允许减少尺寸。
[0045][第二示例性实施例]
[0046]接下来，在下文中参考图4描述本发明的第二示例性实施例。图4是示出根据第二示例性实施例的存储卡的内部结构的平面图。如图4中所示，根据第二示例性实施例的存储卡200具有被设置在图1A中所示的根据第一示例性实施例的存储卡100中的闪速存储器102和驱动器108之间的MCU 110。其它的结构与第一示例性实施例中的相类似，并且因此将会省略其描述。
[0047]MCU (存储器控制单元)110是控制闪速存储器102的控制电路。MCU 110被形成在接口 IC 106上。MCU 110通过总线109接收被存储在闪速存储器102中的并行数据。然后，MCU 110根据通过时钟接收线圈107a接收到的时钟加密从闪速存储器102接收到的数据，并且将数据发射到驱动器。简言之，根据第二示例性实施例的MCU 110具有像加密电路的功能。这进一步提高防篡改性。
[0048]注意，使用天线线圈的极短距离无线电通信或者电容器耦合(静电耦合)可以被用于替代线圈耦合(磁耦合)。在这里，磁耦合中的信号传输距离大约是I至3_。另一方面，极短距离无线电通信中的信号传输距离大约是10mm。因此，磁耦合具有少的传输错误。此外，磁耦合防止数据被截取，并且具有更加优良的防篡改性。
[0049]虽然已经按照若干示例性实施例描述了本发明，但是本领域的技术人员将理解，可以以所附的权利要求的精神和范围内的各种修改实践本发明，并且本发明并不限于上述的示例。
[0050]此外，权利要求的范围不受到上述的示例性实施例的限制。
[0051]此外，应当注意的是，申请人意在涵盖所有权利要求要素的等同形式，即使在后期的审查过程中对权利要求进行过修改亦是如此。
【主权项】
1.一种存储卡，包括: 存储器，所述存储器存储数据； 驱动器，所述驱动器发射从所述存储器中接收的数据；以及 至少一个发射机，所述发射机将从所述驱动器接收到的数据发射到被设置在外部主单元中的接收机， 其中，所述驱动器和所述发射机被设置在单个IC芯片中，并且所述驱动器和所述发射机从平面图来看彼此不重叠。2.根据权利要求1所述的存储卡，其中，所述发射机包含线圈。3.根据权利要求1所述的存储卡，其中，所述至少一个发射机包含多个发射机。4.根据权利要求3所述的存储卡，其中，所述多个发射机交替地将数据发射到所述接收机。5.根据权利要求3所述的存储卡，其中，所述多个发射机随机地将数据发射到所述接收机。6.根据权利要求1所述的存储卡，进一步包括时钟接收机，所述时钟接收机接收来自于所述外部主单元的时钟信号。7.根据权利要求6所述的存储卡，其中，所述发射机的尺寸不同于所述时钟接收机的尺寸。8.根据权利要求1所述的存储卡，进一步包括加密电路，所述加密电路加密从所述存储器接收到的数据，并且将所加密的数据发射到所述驱动器。9.根据权利要求8所述的存储卡，其中，所述加密电路被设置在所述IC芯片中。10.根据权利要求1所述的存储卡，其中，所述存储器被设置在所述IC芯片中。11.根据权利要求1所述的存储卡，其中，存储在所述存储器中的所述数据是游戏软件。12.—种接口 1C，所述接口 IC被设置在存储卡中，以便将来自于所述存储卡的数据发射到其中插入了所述存储卡的主单元，所述接口 IC包括: 驱动器，所述驱动器发射从所述存储卡的存储器接收的数据；和 至少一个发射机，所述发射机将从所述驱动器接收到的数据发射到被设置在所述主单元中的接收机， 其中，所述驱动器和所述发射机被设置在单个IC芯片中，并且所述驱动器和所述发射机从平面图来看彼此不重叠。13.根据权利要求12所述的接口1C，其中，所述发射机包含线圈。14.根据权利要求12所述的接口1C，其中，所述至少一个发射机包含多个发射机。15.根据权利要求14所述的接口1C，其中，所述多个发射机交替地将数据发射到所述接收机。16.根据权利要求14所述的接口1C，其中，所述多个发射机随机地将数据发射到所述接收机。17.根据权利要求12所述的接口1C，进一步包括时钟接收机，所述时钟接收机接收来自于所述主单元的时钟信号并且被设置在所述IC芯片中。18.根据权利要求17所述的接口1C，其中，所述发射机的尺寸不同于所述时钟接收机的尺寸。
【专利摘要】本发明涉及接口IC和包括接口IC的存储卡。本发明的示例性方面是存储卡，包括：存储器，该存储器存储数据；驱动器，该驱动器调制被存储在存储器中的数据；发射机，该发射机将通过驱动器调制的数据发射到被设置在外部主单元中的接收机；以及IC芯片，该IC芯片具有被形成在其中的驱动器和发射机。
【IPC分类】G06K19/077, G11C16/22
【公开号】CN104915708
【申请号】CN201510232362
【发明人】中柴康隆, 大窪宏明, 冈田光司, 中田茂治, 香川修一
【申请人】瑞萨电子株式会社
【公开日】2015年9月16日
【申请日】2010年10月15日
【公告号】CN102043979A, CN102043979B, US8534563, US20110089247, US20130327838